片上系统SOC的功率测量技术.pdf

摘要
申请专利号：	CN201010279917.1	申请日：	2010.09.09
公开号：	CN102023256A	公开日：	2011.04.20
当前法律状态：	授权	有效性：	有权
法律详情：	授权\|\|\|实质审查的生效IPC(主分类):G01R 21/01申请日:20100909\|\|\|公开
IPC分类号：	G01R21/01; G06F1/16	主分类号：	G01R21/01
申请人：	英特尔公司
发明人：	S·拉达克里希南; S·S·塔恩; S·J·乔丹; L·P·洛伊; Y-F·刘
地址：	美国加利福尼亚
优先权：	2009.09.10 US 12/557,263
专利代理机构：	永新专利商标代理有限公司 72002	代理人：	刘瑜;王英
PDF下载：	PDF下载

内容摘要

本文描述了使得能够在各种模式下进行片上系统的功率测量的方法和系统。在本发明的一个实施例中，片上系统具有其逻辑和电路的完全可控性，以有助于将片上系统配置为期望的操作模式。这允许钩子或接口从外部访问片上系统以进行测量。例如，在本发明的一个实施例中，片上系统中的钩子允许后端测试器容易地将片上系统配置成各种模式，以执行片上系统的一个或多个单独组件的功耗测量。片上系统中单独组件的功耗测量可以更快地执行并且可以更准确。此外，因为检测故障部分更加容易，所以可以增加SOC的总产率。

权利要求书

1：一种方法，包括：将片上系统 (SOC) 的一个或多个接口设置为空闲模式；将所述 SOC 中的一个或多个处理器核心设置为空闲状态；禁止对所述 SOC 的一个或多个时钟输入；降低所述 SOC 的一个或多个逻辑块的电压电平，所述一个或多个逻辑块具有共同的电压面；以及测量所述 SOC 的功耗。
2：根据权利要求 1 所述的方法，其中，将所述 SOC 的所述一个或多个接口设置为所述空闲模式包括：设置与所述 SOC 的所述一个或多个接口相关联的一个或多个模式寄存器。
3：根据权利要求 1 所述的方法，其中，所述 SOC 的所述一个或多个逻辑块包括一个或多个寄存器，并且其中，降低所述 SOC 的所述一个或多个逻辑块的所述电压电平包括：在使得每一个寄存器能够保持其状态的情况下降低所述一个或多个逻辑块的所述电压电平。
4：根据权利要求 1 所述的方法，其中，所述 SOC 的所述一个或多个接口包括直接媒体接口 (DMI)、快速外围组件互连 (PCI-E) 接口，以及公共系统接口 (CSI) 中的一个或多个。
5：根据权利要求 1 所述的方法，其中，所述 SOC 的所述一个或多个接口的所述空闲模式至少部分地符合活动状态电源管 (ASPM) 空闲状态。
6：根据权利要求 1 所述的方法，其中，禁止对所述 SOC 的所述一个或多个时钟输入包括：关闭所述 SOC 的一个或多个锁相环 (PLL)。
7：根据权利要求 1 所述的方法，其中，所述一个或多个处理器核心的所述空闲状态至少部分地符合高级配置和电源接口 (ACPI) 空闲状态。
8：一种方法，包括：将片上系统 (SOC) 的一个或多个接口设置为活动模式；将所述 SOC 中的一个或多个处理器核心设置为空闲状态；启动对所述 SOC 的一个或多个时钟输入；将通信业务提供给所述 SOC ；以及测量所述 SOC 的功耗。
9：根据权利要求 8 所述的方法，其中，将所述 SOC 的所述一个或多个接口设置为所述活动模式包括：设置与所述 SOC 的所述一个或多个接口相关联的一个或多个模式寄存器。
10：根据权利要求 8 所述的方法，还包括将对等通信业务提供给所述 SOC。
11：根据权利要求 8 所述的方法，其中，所述 SOC 的所述一个或多个接口包括直接媒体接口 (DMI)、快速外围组件互连 (PCI-E) 接口，以及公共系统接口 (CSI) 中的一个或多个。
12：根据权利要求 8 所述的方法，其中，所述 SOC 的所述一个或多个接口的所述空闲模式至少部分地符合活动状态电源管理 (ASPM) 空闲状态。
13：根据权利要求 8 所述的方法，其中，所述一个或多个处理器核心的所述空闲状态 2 至少部分地符合高级配置和电源接口 (ACPI) 空闲状态。
14：一种装置，包括：功率管理逻辑，其用于：控制一个或多个功率门，每一个功率门与电压输入和一个或多个逻辑块的功率域耦合；以及控制对所述一个或多个逻辑块的一个或多个时钟输入。
15：根据权利要求 14 所述的装置，其中，所述功率管理逻辑还用于控制所述装置的一个或多个接口中的每一个的链路状态。
16：根据权利要求 14 所述的装置，其中，响应于每一个功率门的激活，每一个功率门将所述电压输入提供给所述一个或多个逻辑块的所述功率域。
17：根据权利要求 14 所述的装置，其中，响应于每一个功率门的停用，每一个功率门用于：降低所述电压输入；以及将所降低的电压输入提供给所述一个或多个逻辑块的所述功率域。
18：根据权利要求 15 所述的装置，其中，所述一个或多个接口包括直接媒体接口 (DMI)、快速外围组件互连 (PCI-E) 接口，以及公共系统接口 (CSI) 中的一个或多个。
19：根据权利要求 14 所述的装置，其中，所述功率管理逻辑还用于控制所述装置的输入 / 输出 (I/O) 逻辑。
20：根据权利要求 14 所述的装置，其中，所述一个或多个时钟输入包括一个或多个锁相环 (PLL) 时钟输入。
21：根据权利要求 15 所述的装置，其中，所述 SOC 的所述一个或多个接口至少部分地符合活动状态电源管理 (ASPM)。
22：根据权利要求 14 所述的装置，其中，所述装置还包括具有一个或多个处理核心的处理器，并且其中，所述功率管理单元还用于控制所述处理器的所述一个或多个处理核心中至少一个处理核心的操作状态。
23：根据权利要求 22 所述的装置，其中，所述至少一个处理器核心的所述操作状态至少部分地符合高级配置和电源接口 (ACPI)。
24：根据权利要求 14 所述的装置，还包括与所述处理器和所述功率管理逻辑耦合的模块，用于在所述处理器被设置为空闲模式时模拟所述处理器的读取命令和写入命令。
25：根据权利要求 24 所述的装置，还包括与所述模块和所述一个或多个接口耦合的交换模块，用于：确定来自所述一个或多个接口的通信业务不需要由所述处理器进行处理；以及在所述一个或多个接口之间路由所述通信业务，而不用所述处理器进行任何处理。
26：根据权利要求 25 所述的装置，其中，用于确定来自所述一个或多个接口的所述通信业务不需要由所述处理器进行处理的所述交换模块检查所述通信业务的报头指示所述通信业务不指向所述处理器。

说明书

片上系统 (SOC) 的功率测量技术
    技术领域本发明涉及片上系统，并且更具体地但非排它地涉及用于使得能够在各种模式下进行片上系统的功率测量的技术。
     背景技术在片上系统 (SOC) 中， SOC 的组件集成在单个芯片上。尽管 SOC 中组件的高度集成提供了诸如芯片面积的节省和更高的信号质量的优点，但是，因为使用外部手段不能轻易地将 SOC 中的逻辑和功率域隔离开，所以每一个单独的组件的功耗测量可能是困难的。
     当在移动平台中使用 SOC 时， SOC 的空闲功耗是确定移动平台的电池寿命的关键度量。类似地， SOC 的热设计功率是针对移动平台的另一个关键度量，因为它指示在实际应用工作负荷下消耗的最大功率。 SOC 的动态功耗可以帮助移动平台的机壳的设计以使其更有效率，帮助具有更好散热的散热器的设计和 / 或平台制冷设计。在传统的 SOC 设计中，测量 SOC 的空闲功耗和动态功耗是不容易的，并且取决于 SOC 的设计，测
     量 SOC 的空闲功耗和动态功耗可能是不可能的。附图说明
     根据下面主题的详细描述，本发明的实施例的特征和优点将会变得显而易见，其中：
     图 1 说明了根据本发明的一个实施例的 SOC 的框图；
     图 2 说明了根据本发明的一个实施例的输入 / 输出模块的框图；
     图 3 说明了根据本发明的一个实施例的由功率管理块控制的模块的框图；
     图 4 说明了根据本发明的一个实施例的输入 / 输出模块内的时钟门控方案；
     图 5 说明了根据本发明的一个实施例的执行输入 / 输出模块的空闲功耗测量的步骤的流程图；
     图 6 说明了根据本发明的一个实施例的执行输入 / 输出模块的动态功耗测量的步骤的流程图；以及
     图 7 说明了根据本发明的一个实施例的实现本文公开的方法的系统。具体实施方式
     在附图中以示例的方式而非限制的方式说明了本文描述的本发明的实施例。为了说明的简便和清楚，附图中说明的部件未必按照比例绘制。例如，为了清楚，可以相对于其他部件放大一些部件的尺寸。另外，当认为合适时，会在附图中重复标号以指示相应的或类似的部件。说明书中提及的本发明的 “一个实施例” 或 “实施例” 意味着结合该实施例描述的特定特征、结构或特性至少包含在本发明的一个实施例中。因此，在说明书全文各处出现的短语 “在一个实施例中” 未必都指同一实施例。本发明的实施例提供了用于使得能够在各种模式下进行 SOC 的功率测量的方法和系统。在本发明的一个实施例中， SOC 对其逻辑和电路具有完全的可控性，以有助于将 SOC 配置为期望的操作模式。这允许钩子和 / 或机构从外部访问 SOC 以配置 SOC。例如，在本发明的一个实施例中， SOC 中的钩子允许后端测试器容易地将 SOC 配置成各种模式，以执行 SOC 的一个或多个单独组件的功耗测量。 SOC 中单独组件的功耗测量可以更快地执行并且可以更准确。此外，因为基于 SOC 组件的单独功耗更容易检测故障部分，所以能够增加 SOC 的总产率 (overall yield)。
     本文描述的以下附图说明了促进 SOC 中逻辑和 I/O 电路的完全可控性以执行 SOC 组件的功率测量的各种技术。图 1 说明了根据本发明的一个实施例的 SOC 105 的框图 100。 SOC 105 具有两个处理核心 110 和 120，其分别经由通信链路 116 和 124 与输入 / 输出 (I/O) 模块 130 相耦合。处理器核心 110 和 120 经由通信链路 114 彼此通信，并且可以分别经由通信链路 112 和 122 从外部访问。在本发明的另一个实施例中，可以将处理器核心 110 和 120 组合到单个模块中。在本发明的另一个实施例中，每一个处理器核心 110 和 120 也可以具有多于一个的处理单元。
     I/O 模块 130 经由通信链路 132 和 136 向处理核心 110 和 120 提供外部接口。在本发明的一个实施例中，I/O 模块 130 具有控制逻辑，以便于启动或禁止 I/O 模块 130 和 / 或 SOC 105 中的核心逻辑和 I/O 电路。例如，在本发明的一个实施例中，当要测量 I/ O 模块 130 的空闲功耗时，I/O 模块 130 中的控制逻辑关闭核心逻辑和 I/O 电路，以最小化 I/O 模块 130 的交换活动和功耗。
     在本发明的一个实施例中，I/O 模块 130 具有连接 I/O 模块中的各个内部逻辑块的多个功率域。通过将各个内部逻辑块分成不同的功率域或面，可以容易地控制和测量各个内部逻辑块的功耗。
     SOC 105 还可以具有接口模块 140，其经由通信链路 134 与 I/O 模块 130 相耦合，并且可以经由通信链路 142 从外部访问。通信链路包括但不限于：直接媒体接口 (DMI)、快速外围组件互连 (PCI-E) 接口、公共系统接口 (CSI) 以及任何其他合适的通信协议。
     SOC 105 中说明的组件并不意味着是限定性的，并且在本发明其他的实施例中，SOC 105 的配置包括没有在图 1 中示出的其他组件。相关领域的技术人员将意识到，可以使用 SOC 105 的其他配置，而不会影响本发明的工作。此外，针对 I/O 模块 130 描述的技术也不意味着是限定性的。相关领域的技术人员将容易意识到，这些技术可以应用到 SOC 105 中的其他组件，而不会影响本发明的工作。
     图 2 说明了根据本发明的一个实施例的 I/O 模块 130 的框图 200。 I/O 模块 130 具有功率管理块 210、公共系统接口 (CSI) 模块 220、交换模块 230、DMI 模块 240 和 PCI-E 模块 250。在本发明的一个实施例中，功率管理块 210 具有用于允许 I/O 模块 130 的完全可控性的逻辑。例如，在本发明的一个实施例中，功率管理块 210 具有控制逻辑，用于配置每一个接口 / 通信链路 116、124、132、134 和 136 的接口状态。基于期望的操作模式，功率管理块 210 可以设置 I/O 模块 130 的每一个接口的期望接口状态。在本发明的一个实施例中，使用、但不限于使用寄存器、状态机以及组合逻辑等来实现功率管理块 210 的控制逻辑。CSI 模块 220 分别经由通信链路 116 和 124 在 I/O 模块 130 与处理核心 110 和 120 之间进行接口连接。在本发明的一个实施例中， CSI 模块 220 具有用于模拟去往和来自处理核心 110 和 120 的通信的逻辑。通过这样做，这允许将处理核心 110 和 120 设置为空闲或静止模式，同时可以在动态或功能模式中操作或运行 I/O 模块 130 以进行动态功耗测量。例如，在本发明的一个实施例中，当仅要测量 I/O 模块 130 的动态功耗时，将处理核心 110 和 120 设置为空闲模式，并且任何去往和来自处理核心 110 和 120 的通信实际上并没有中继到处理核心 110 和 120，而是由 CSI 模块 220 来模拟。这允许 I/O 模块 130 的动态功耗测量接近实际业务或应用工作负荷。
     在本发明的一个实施例中，通过以处理核心 110 和 120 的用户可设置频率返回具有已知签名 / 值的入站虚读取完成，CSI 模块 220 模拟对处理核心 110 和 120 的读取命令。类似的，通过丢弃在 CSI 模块 220 的 CSI 接口处的写入， CSI 模块 220 模拟对处理核心 110 和 120 的写入命令。这确保在进行 I/O 模块 130 的动态功耗测量期间，即使处理核心 110 和 120 保持在空闲模式，也可以运行 CSI 模块 220 中的逻辑。
     交换模块 230 管理在功率管理块 210、 CSI 模块 220、 DMI 模块 240 和 PCI-E 模块 250 之间的通信业务的路由。例如，在本发明的一个实施例中，交换模块 230 接收来自 DMI 模块 240 的端口 1242 的数据，并且将接收的数据发送给 CSI 模块 220。在本发明的一个实施例中，在通信业务的路由期间，交换模块在需要时执行数据格式的转换。在本发明的一个实施例中，交换模块 230 具有用于确定进入的通信业务是否涉及处理核心 110 和 120 的逻辑。例如，在本发明的一个实施例中，如果进入的通信业务涉及或需要将业务从一个端口路由到另一个端口，则交换模块 230 在不激活处理核心 110 和 120 的情况下，执行该业务的路由。如果在接收进入的通信业务时，处理核心 110 和 120 处于空闲状态，那么处理核心 110 和 120 可以保持在空闲状态，同时交换模块 230 执行业务或数据的路由。使用交换模块 230 中的该逻辑，处理核心 110 和 120 不必从其空闲状态被激活或唤醒，并且可以在较长的时间段内保持在其空闲状态以节省功耗。
     在本发明的一个实施例中，交换模块 230 可以通过检查通信业务的源和目的地报头来确定进入的通信业务是否涉及处理核心 110 和 120。例如，在本发明的一个实施例中，当 I/O 模块 130 接收来自 PCI-E 模块 250 的端口 1252 的数据时，经由通信链路 234 将该数据发送到交换模块 230。
     接收数据后，交换模块 230 检查所接收的数据的报头，并且确定所接收的数据的目的地。如果所接收的数据的目的地是另一端口或接口，而不是 CSI 模块 220 中的 CSI 接口，即为对等业务，那么交换模块 230 将所接收的数据路由到相应的端口或接口，而无需处理核心 110 和 120 处理所接收的数据。对等业务包括但不限于：图形数据、键盘仿真和端口间的数据等。
     例如，在本发明的一个实施例中，在不激活处理核心 110 和 120 的情况下，交换模块 230 将来自 PCI-E 模块 250 的端口 1252 的数据路由到 DMI 模块 240 的端口 2244。这使得 SOC 105 节省了功率，因为在接收对等业务时，处理核心 110 和 120 可以保持在空闲状态。相关领域的技术人员将容易地理解，确定是否接收到对等业务的其他方法也可以应用于本发明，而不会影响本发明的工作。
     DMI 模块 240 和 PCI-E 模块 250 说明了 I/O 模块 130 的两个接口，它们并不意
     味着是限定性的。在本发明的其他的实施例中，DMI 模块 240 和 PCI-E 模块 250 可以具有多于或少于两个的端口，并且每个端口可以有不同的速度和配置。相关领域的技术人员将容易地理解，可以使用 DMI 模块 240 和 PCI-E 模块 250 的其他配置，而不会影响本发明的工作。
     图 3 说明了根据本发明的一个实施例的由功率管理块 210 控制的模块的框图 300。为了说明的目的，假定 I/O 模块有两个时钟源：核心锁相环 (PLL) 和 PCI-E PLL 320。根据需要，PCI-E PLL 320 向 PCI-E 模块 250 提供时钟，核心 PLL 310 向 I/O 模块 130 和 SOC 105 中的其他模块提供时钟。
     功率管理块 210 与核心 PLL 310 和 PCI-E PLL 320 相耦合，以对由核心 PLL 310 和 PCI-E PLL 320 提供的时钟的时钟门控进行控制。通过对未使用的逻辑簇 ( 其在 I/O 模块 130 和 / 或 SOC 105 的空闲模式中可以被关闭 ) 的时钟进行时钟门控，功率管理块 210 使得 SOC 105 节省功率。在本发明的一个实施例中，功率管理块 210 分别经由通信链路 314 和 324 将时钟门控信号发送给核心 PLL 310 和 PCI-E PLL 320。在本发明的另一个实施例中，功率管理块 210 经由单独的通信链路 ( 没有在图 3 中示出 ) 将时钟门控信号发送给核心 PLL 310 和 PCI-E PLL 320。功率管理块 210 也耦合到一个或多个功率门 330。为了有助于 I/O 模块 103 的功耗测量，将 I/O 模块 130 中的各个内部逻辑块分到一个或多个功率域或电压面中。在本发明的一个实施例中，将可以在 I/O 模块 130 处于空闲状态时关闭的未使用的逻辑连接到一个或多个特定的功率域。在本发明的一个实施例中，未使用的逻辑的每一个特定的功率域与功率门相连接。
     在本发明的一个实施例中，功率门是在 I/O 模块 130 中实现的大型晶体管，其位于在 SOC 105 的管芯或封装上的电压输入焊点或凸点与任何未使用的逻辑之间。功率门将从电压输入焊点或凸点供应的电压传递到受功率门控的逻辑，其中所述电压会有非常小的电压降。当激活或启动功率门时，它将去往受门控的逻辑的电压从正常电压电平降低到最低保持电压电平。最低保持电压电平是耦合到功率门的逻辑仍然能够保持其功能或先前的值的最低电压电平。在本发明的一个实施例中，用来确定保持电压电平的因素包括但不限于：进程约束、受门控的逻辑的状态改变的统计分析、受门控的逻辑中寄存器比特的故障率等。
     通过对受门控的逻辑激活功率门，它使得 I/O 模块 103 在处于空闲模式时节省功耗，因为去往受门控的逻辑的电压从正常电平降到了最低保持电平。在本发明的一个实施例中，功率管理块 210 具有可编程寄存器，该可编程寄存器控制核心 PLL 310 和 PCI-E PLL 320 中的时钟门控和功率门。这有助于控制 SOC 105 进入用于功耗测量的期望的操作模式。在本发明的一个实施例中，功率管理块 210 的可编程寄存器可以直接经由通信链路 132 来访问。这允许钩子或机构易于控制 SOC 105 的配置，以便进行功耗测量。此外，钩子允许方便和更加准确地执行老化测试、质量和可靠性测试、特性测量。在本发明的另一个实施例中，功率管理块 210 具有反映 I/O 模块 130 和 / 或 SOC 105 的状况或状态的状态寄存器。
     在本发明的另一个实施例中，当 SOC 105 处于空闲模式时，功率管理块 210 关闭 SOC 105 中 I/O 电路不必要的部分。例如，在本发明的一个实施例中，当 SOC 105 处于
     空闲模式时，功率管理块 210 只保持 PCI-E 模块 250 和 DMI 模块 240 中的一个静噪电路处于活动状态。当接口处于空闲或睡眠状态时，静噪电路检测即将发生的业务突发。静噪 I/O 逻辑电路尝试检测在接口的不同管脚中的差别电压，以检测活动性并且准备使接口退出空闲或睡眠状态。
     针对 I/O 模块 130 描述的技术旨在用于说明，它并不仅限于 I/O 模块 130。相关领域的技术人员将容易地理解如何将类似技术应用到 SOC 105 的其它组件，本文将不对此进行描述。
     图 4 说明了根据本发明的一个实施例的 I/O 模块 130 中的时钟门控方案 400。核心 PLL 310 将主时钟 312 提供给时钟门 1 410 和时钟分频器 420。时钟门 1410 控制时钟 1412 和时钟 2414，所述时钟 1412 和时钟 2414 在 I/O 模块 130 设置为空闲模式或状态时可以被禁止。在本发明的一个实施例中，时钟门 1410 由来自功率管理块 210 的控制信号 402 控制。在本发明的另一个实施例中，功率管理块 210 经由核心 PLL 310 将控制信号发送给时钟门 1410。相关领域的技术人员将容易地理解，可以使用控制时钟门 1410 的其他方法，而不会影响本发明的工作。
     在本发明的一个实施例中，将时钟 1412 和时钟 2414 提供给 I/O 模块 130 和 / 或 SOC 105 的其他组件中在 SOC 105 的空闲模式期间可以被关闭或禁止的逻辑。时钟 3416 说明了被提供给即使在 I/O 模块 130 或 SOC 105 处于空闲模式时仍不能被关闭的逻辑的时钟。例如，在本发明的一个实施例中，将时钟 3 416 提供给功率管理块 210，并且不对时钟 3416 进行时钟门控，因为功率管理块 210 需要在 I/O 模块 130 处于空闲模式时是活动的，以确保 I/O 模块 130 可以从空闲模式切换回正常操作模式。时钟分频器 420 说明可以将主时钟 312 划分或按比例缩减成其他时钟频率以形成时钟 4422 和时钟 5425。 PCI-E PLL 320 也将主时钟 322 提供给时钟门 2430。当 I/O 模块 130 被设置为空闲模式时，也可以禁止时钟 432 和 434。类似地，在本发明的一个实施例中，由来自功率管理块 210 的控制信号 403 控制时钟门 2430。在本发明的一个实施例中，可以并行地启动或禁止时钟门 410 和 430 的控制信号 402 和 403。在本发明的另一个实施例中，可以彼此独立地启动或禁止时钟门 410 和 430 的控制信号 402 和 403。
     在本发明的一个实施例中，当 I/O 模块 130 和 / 或 SOC 105 处于空闲模式时，可以绕过核心 PLL 310 和 PCI-E PLL 320。这允许由功率管理块 210 禁止核心 PLL 310 和 PCI-E PLL 320，以节省 SOC 105 的功耗。在这种情形下，可以由外部源提供功率管理块 210 的时钟源。所说明的时钟门控方案 400 并不意味着是限定性的。相关领域的技术人员将容易地理解，可以使用时钟门控方案的其他配置，而不会影响本发明的工作。
     图 5 说明了根据本发明的一个实施例的、执行 I/O 模块 130 的空闲功耗测量的步骤的流程图 500。为了清楚地说明，参照图 2 讨论图 5。在步骤 505，功率管理块 210 将所有的接口切换为空闲模式。例如，在本发明的一个实施例中，功率管理块 210 将 CSI 模块 220 中的 CSI 接口、 DMI 模块 240 中的端口 242 和 244、 PCI-E 模块 250 中的端口 252 和 254 切换到空闲状态。
     在本发明的一个实施例中，I/O 模块 130 和 / 或 SOC 105 的接口符合活动状态电源管理 (ASPM) 协议。例如，在本发明的一个实施例中，如果 I/O 模块 130 符合 ASPM，那么当在步骤 505 设置功率管理块 210 中合适的控制寄存器时，功率管理块 210 将 CSI 模
     块 220 中的 CSI 接口、 DMI 模块 240 中的端口 242 和 244、 PCI-E 模块 250 中的端口 252 和 254 切换到 L1 状态。
     在步骤 510，将处理核心 110 和 120 以及接口 140 设置为空闲模式或低功率状态。在本发明的一个实施例中，处理核心 110 和 120 符合高级配置和电源接口 (ACPI) 标准 (2006 年 10 月 10 号发布的 ACPI 标准：“Advanced Conﬁguration and Power Interface Speciﬁcation”( 高级配置和电源接口规范 )，修定版 3.0b)。例如，在本发明的一个实施例中，如果处理核心 110 和 120 符合 ACPI，那么在步骤 510 将处理核心 110 和 120 设置为功率状态 C6 或 C7。
     在本发明的一个实施例中，在步骤 515，设置或配置功率门的保持电压。在本发明的一个实施例中，通过使用 I/O 模块 130 中适当的熔丝设置来设置保持电压。在本发明另一个实施例中，可以将保持电压设置为默认电压电平并且不需要进行配置。在步骤 520，功率管理块 210 启动功率门。在步骤 525，功率管理块 210 启动时钟门。
     在步骤 530，测量 I/O 模块 130 的功耗，并且流程结束。在本发明的一个实施例中，通过测量经由 I/O 模块 130 的电压供应、流过已知电阻值的电阻器的电流，确定 I/ O 模块 130 的功耗的测量。尽管流程 500 仅描述了对 I/O 模块 130 的功率测量，但它并不意味着是限定性的。相关领域的技术人员将容易地理解如何将类似的技术应用于 SOC 105 中的其他组件以确定 SOC 105 中其他组件的功耗。
     图 6 说明了根据本发明的一个实施例的、执行 I/O 模块 130 的动态功耗测量的步骤的流程图 600。为了清楚地说明，参照图 2 讨论图 6。在步骤 605，功率管理块 210 将所有接口切换或设置为正常模式或状态。例如，在本发明的一个实施例中，功率管理块 210 将 CSI 模块 220 中的 CSI 接口、 DMI 模块 240 中的端口 242 和 244、 PCI-E 模块 250 中的端口 252 和 254 切换到正常状态。
     在本发明的一个实施例中，如果 I/O 模块 130 符合 ASPM，那么当在步骤 605 设置功率管理块 210 中合适的控制寄存器时，功率管理块 210 将 CSI 模块 220 中的 CSI 接口、 DMI 模块 240 中的端口 242 和 244、 PCI-E 模块 250 中的端口 252 和 254 切换为 L0 状态。
     在步骤 610，将处理核心 110 和 120 以及接口 140 设置为空闲模式或低功率状态。例如，在本发明的一个实施例中，如果处理核心 110 和 120 符合 ACPI，那么在步骤 610 将处理核心 110 和 120 设置为功率状态 C6 或 C7 状态。在步骤 615，功率管理块 210 禁止或停用功率门并且禁止时钟门。这允许 I/O 模块 130 在正常模式下操作，其中所有时钟都被启动并且电压电平被设置为正常电平。
     在步骤 620，将通信业务注入或提供给 I/O 模块 130 以激活或运行 I/O 模块 130 中同样多的逻辑。例如，在本发明的一个实施例中，经由 DMI 模块 240 中的端口 242 和 244 以及 PCI-E 模块 250 中的端口 252 和 254，将读取和写入通信业务发送给 I/O 模块 130。当来自 DMI 模块 240 中的端口 242 和 244 以及 PCI-E 模块 250 中的端口 252 和 254 的任何业务指向处理核心 110 和 120 时，CSI 模块能够模拟来自处理核心 110 和 120 的读取和写入命令。相关领域的技术人员将容易地理解，也可以使用运行 I/O 模块 130 中逻辑的其他方法并且这些其他方法适用于本发明，而不会影响本发明的工作。
     在可选步骤 625，如果交换模块 230 能够帮助或支持对等业务，那么对等业务也被注入到 I/O 模块 130 中。例如，在本发明的一个实施例中，当指派给 PCI-E 模块 250 中端口 2254 的数据经由 DMI 模块 240 中端口 1242 被接收时，交换模块 230 能够在不涉及处理核心 110 和 120 的情况下路由该数据。在步骤 630 测量 I/O 模块 130 的动态功耗，并且流程结束。在本发明的一个实施例中，通过测量经由 I/O 模块 130 的电压供应、流过已知电阻值的电阻器的电流，确定 I/O 模块 130 的功耗的测量。尽管流程 600 仅描述了对 I/O 模块 130 的功率测量，但它并不意味着是限定性的。相关领域的技术人员将容易地理解如何将类似的技术应用于 SOC 105 中的其他组件以确定 SOC 105 中其他组件的功耗。
     图 7 说明了根据本发明的一个实施例的实现本文公开的方法的系统 700。系统 700 包括但不限于：台式计算机、膝上型计算机、上网本、笔记本计算机、个人数字助理 (PDA)、服务器、工作站、蜂窝式电话、移动计算设备、互联网装置或任何其它类型的计算设备。在另一个实施例中，用于实现本文公开的方法的系统 700 可以是片上系统 (SOC) 系统。
     处理器 710 具有处理核心 712，用于执行系统 700 的指令。处理核心 712 包括但不限于：取指令的预取逻辑、对指令进行译码的译码逻辑、执行指令的执行逻辑等。处理器 710 具有用于对系统 700 的指令和 / 或数据进行高速缓存的高速缓冲存储器 716。在本发明的另一个实施例中，高速缓冲存储器 716 包括但不限于：一级、二级和三级高速缓冲存储器或处理器 710 内的高速缓冲存储器的任何其他配置。存储器控制中心 (MCH)714 执行使处理器 710 能够访问存储器 730 和与存储器 730 进行通信的功能，所述存储器 730 包括易失性存储器 732 和 / 或非易失性存储器 734。易失性存储器 732 包括但不限于：同步动态随机存取存储器 (SDRAM)、动态随机存取存储器 (DRAM)、 RAMBUS 动态随机存取存储器 (RDRAM)，和 / 或任何其他类型的随机存取存储器设备。非易失性存储器 734 包括但不限于：NAND 快闪存储器、相变存储器 (PCM)、只读存储器 (ROM)，电可擦可编程只读存储器 (EEPROM)，或任何其它类型的非易失性存储器设备。
     存储器 730 存储将由处理器 710 执行的信息和指令。当处理器 710 正在执行指令时，存储器 730 也可以存储临时变量或其他中间信息。芯片组 720 经由点对点 (PtP) 接口 717 和 722 与处理器 710 相连。芯片组 720 使得处理器 710 能够连接到系统 700 中的其他模块。在本发明的一个实施例中，接口 717 和 722 根据 PtP 通信协议 ( 例如快速路径互连 (QPI) 等 ) 进行操作。
     芯片组 720 连接到显示设备 740，显示设备 740 包括但不限于：液晶显示器 (LCD)、阴极射线管 (CRT) 显示器，或任何其它形式的可视显示设备。在本发明的一个实施例中，处理器 710 和芯片组 720 合并到 SOC 中。此外，芯片组 720 连接到使各个模块 774、760、762、764 和 766 互连的一个或多个总线 750 和 755。如果总线速度或通信协议存在不匹配，那么总线 750 和 755 可以经由总线桥 772 互连在一起。芯片组 720 与以下项但并不限于以下项耦合：非易失性存储器 760、大容量存储设备 762、键盘 / 鼠标 764 和网络接口 766。
     大容量存储设备 762 包括但不限于：固态驱动器、硬盘驱动器、通用串行总线快闪存储器驱动器，或任何其它形式的计算机数据存储介质。通过使用任何类型的公知
     的网络接口标准来实现网络接口 766，所述网络接口标准包括但不限于：以太网接口、通用串行总线 (USB) 接口、快速外围组件互连 (PCI) 接口、无线接口和 / 或任何其它适当类型的接口。无线接口根据但不限于根据以下协议进行操作：IEEE 802.11 标准和与其有关的标准家族、家庭插电 AV(Home Plug AV)(HPAV)、超宽带 (UWB)、蓝牙、 WiMax，或任何形式的无线通信协议。
     尽管图 7 中示出的模块被描述为在系统 700 内分离的块，但是由这些块中的一些执行的功能可以被集成到单个半导体电路中，或可以使用两个或更多分离的集成电路来实现。例如，尽管高速缓冲存储器 716 被描述为处理器 710 中分离的块，但是可以相应地将高速缓冲存储器 716 并入到处理器核心 712 中。在本发明的另一个实施例中，系统 700 可以包括多于一个的处理器 / 处理核心。
     本文公开的方法可以通过硬件、软件、固件或其任何其它组合来实现。尽管描述了所公开主题的实施例的示例，但是相关领域的技术人员将容易地理解，可以替代地使用实现所公开主题的许多其他方法。在之前的描述中，已经描述了所公开主题的各个方案。为了解释的目的，阐述了具体的数量、系统和配置，以提供对本主题的透彻理解。然而，对于受益于本公开的相关领域的技术人员显而易见地是，可以在没有这些具体细节的情况下实施本主题。在其他例子中，省略、简化、组合或拆分了公知的特征、组件或模块以免模糊所公开的主题。本文使用的术语 “可操作的” 意思是，当设备或系统处于电源关闭状态时，设备、系统、协议等能够操作或适于操作以用于其期望的功能。所公开主题的各个实施例可以通过硬件、固件、软件或其组合来实现，并且可以通过参考或结合程序代码 ( 例如指令、函数、过程、数据结构、逻辑、应用程序、用于设计的模拟、仿真和制造的设计表示或格式 ) 来描述，当机器访问所述程序代码时导致该机器执行任务、定义抽象数据类型或低级硬件上下文，或产生结果。
     可以使用在一个或多个计算设备 ( 例如，通用计算机或计算设备 ) 上存储并执行的代码和数据来实现附图中所示的技术。这种计算设备使用机器可读介质 ( 例如机器可读存储介质 ( 例如：磁盘；光盘；随机存取存储器；只读存储器；闪速存储器设备；相变存储器 )) 和机器可读通信介质 ( 例如，电子的、光的、声的或其它形式的传播信号——例如载波、红外信号、数字信号等 ) 来对代码和数据进行存储和传送 ( 在内部以及通过网络与其它计算设备传送 )。
     虽然参考说明性实施例描述了所公开的主题，但是该描述并非旨在以限制性的含义来解释。对于所公开主题所属领域中的技术人员来说显而易见的说明性实施例的各种变型以及本主题的其它实施例被认为在所公开的主题的范围内。

资源描述

《片上系统SOC的功率测量技术.pdf》由会员分享，可在线阅读，更多相关《片上系统SOC的功率测量技术.pdf（18页珍藏版）》请在专利查询网上搜索。

1、10申请公布号CN102023256A43申请公布日20110420CN102023256ACN102023256A21申请号201010279917122申请日2010090912/557,26320090910USG01R21/01200601G06F1/1620060171申请人英特尔公司地址美国加利福尼亚72发明人S拉达克里希南SS塔恩SJ乔丹LP洛伊YF刘74专利代理机构永新专利商标代理有限公司72002代理人刘瑜王英54发明名称片上系统SOC的功率测量技术57摘要本文描述了使得能够在各种模式下进行片上系统的功率测量的方法和系统。在本发明的一个实施例中，片上系统具有其逻辑和电路的完全。

2、可控性，以有助于将片上系统配置为期望的操作模式。这允许钩子或接口从外部访问片上系统以进行测量。例如，在本发明的一个实施例中，片上系统中的钩子允许后端测试器容易地将片上系统配置成各种模式，以执行片上系统的一个或多个单独组件的功耗测量。片上系统中单独组件的功耗测量可以更快地执行并且可以更准确。此外，因为检测故障部分更加容易，所以可以增加SOC的总产率。30优先权数据51INTCL19中华人民共和国国家知识产权局12发明专利申请权利要求书2页说明书8页附图7页CN102023270A1/2页21一种方法，包括将片上系统SOC的一个或多个接口设置为空闲模式；将所述SOC中的一个或多个处理器核心设置为空。

3、闲状态；禁止对所述SOC的一个或多个时钟输入；降低所述SOC的一个或多个逻辑块的电压电平，所述一个或多个逻辑块具有共同的电压面；以及测量所述SOC的功耗。2根据权利要求1所述的方法，其中，将所述SOC的所述一个或多个接口设置为所述空闲模式包括设置与所述SOC的所述一个或多个接口相关联的一个或多个模式寄存器。3根据权利要求1所述的方法，其中，所述SOC的所述一个或多个逻辑块包括一个或多个寄存器，并且其中，降低所述SOC的所述一个或多个逻辑块的所述电压电平包括在使得每一个寄存器能够保持其状态的情况下降低所述一个或多个逻辑块的所述电压电平。4根据权利要求1所述的方法，其中，所述SOC的所述一个或多个。

4、接口包括直接媒体接口DMI、快速外围组件互连PCIE接口，以及公共系统接口CSI中的一个或多个。5根据权利要求1所述的方法，其中，所述SOC的所述一个或多个接口的所述空闲模式至少部分地符合活动状态电源管ASPM空闲状态。6根据权利要求1所述的方法，其中，禁止对所述SOC的所述一个或多个时钟输入包括关闭所述SOC的一个或多个锁相环PLL。7根据权利要求1所述的方法，其中，所述一个或多个处理器核心的所述空闲状态至少部分地符合高级配置和电源接口ACPI空闲状态。8一种方法，包括将片上系统SOC的一个或多个接口设置为活动模式；将所述SOC中的一个或多个处理器核心设置为空闲状态；启动对所述SOC的一个或。

5、多个时钟输入；将通信业务提供给所述SOC；以及测量所述SOC的功耗。9根据权利要求8所述的方法，其中，将所述SOC的所述一个或多个接口设置为所述活动模式包括设置与所述SOC的所述一个或多个接口相关联的一个或多个模式寄存器。10根据权利要求8所述的方法，还包括将对等通信业务提供给所述SOC。11根据权利要求8所述的方法，其中，所述SOC的所述一个或多个接口包括直接媒体接口DMI、快速外围组件互连PCIE接口，以及公共系统接口CSI中的一个或多个。12根据权利要求8所述的方法，其中，所述SOC的所述一个或多个接口的所述空闲模式至少部分地符合活动状态电源管理ASPM空闲状态。13根据权利要求8所述的。

6、方法，其中，所述一个或多个处理器核心的所述空闲状态权利要求书CN102023256ACN102023270A2/2页3至少部分地符合高级配置和电源接口ACPI空闲状态。14一种装置，包括功率管理逻辑，其用于控制一个或多个功率门，每一个功率门与电压输入和一个或多个逻辑块的功率域耦合；以及控制对所述一个或多个逻辑块的一个或多个时钟输入。15根据权利要求14所述的装置，其中，所述功率管理逻辑还用于控制所述装置的一个或多个接口中的每一个的链路状态。16根据权利要求14所述的装置，其中，响应于每一个功率门的激活，每一个功率门将所述电压输入提供给所述一个或多个逻辑块的所述功率域。17根据权利要求14所述的。

7、装置，其中，响应于每一个功率门的停用，每一个功率门用于降低所述电压输入；以及将所降低的电压输入提供给所述一个或多个逻辑块的所述功率域。18根据权利要求15所述的装置，其中，所述一个或多个接口包括直接媒体接口DMI、快速外围组件互连PCIE接口，以及公共系统接口CSI中的一个或多个。19根据权利要求14所述的装置，其中，所述功率管理逻辑还用于控制所述装置的输入/输出I/O逻辑。20根据权利要求14所述的装置，其中，所述一个或多个时钟输入包括一个或多个锁相环PLL时钟输入。21根据权利要求15所述的装置，其中，所述SOC的所述一个或多个接口至少部分地符合活动状态电源管理ASPM。22根据权利要求1。

8、4所述的装置，其中，所述装置还包括具有一个或多个处理核心的处理器，并且其中，所述功率管理单元还用于控制所述处理器的所述一个或多个处理核心中至少一个处理核心的操作状态。23根据权利要求22所述的装置，其中，所述至少一个处理器核心的所述操作状态至少部分地符合高级配置和电源接口ACPI。24根据权利要求14所述的装置，还包括与所述处理器和所述功率管理逻辑耦合的模块，用于在所述处理器被设置为空闲模式时模拟所述处理器的读取命令和写入命令。25根据权利要求24所述的装置，还包括与所述模块和所述一个或多个接口耦合的交换模块，用于确定来自所述一个或多个接口的通信业务不需要由所述处理器进行处理；以及在所述一个或。

9、多个接口之间路由所述通信业务，而不用所述处理器进行任何处理。26根据权利要求25所述的装置，其中，用于确定来自所述一个或多个接口的所述通信业务不需要由所述处理器进行处理的所述交换模块检查所述通信业务的报头指示所述通信业务不指向所述处理器。权利要求书CN102023256ACN102023270A1/8页4片上系统SOC的功率测量技术技术领域0001本发明涉及片上系统，并且更具体地但非排它地涉及用于使得能够在各种模式下进行片上系统的功率测量的技术。背景技术0002在片上系统SOC中，SOC的组件集成在单个芯片上。尽管SOC中组件的高度集成提供了诸如芯片面积的节省和更高的信号质量的优点，但是，因为。

10、使用外部手段不能轻易地将SOC中的逻辑和功率域隔离开，所以每一个单独的组件的功耗测量可能是困难的。0003当在移动平台中使用SOC时，SOC的空闲功耗是确定移动平台的电池寿命的关键度量。类似地，SOC的热设计功率是针对移动平台的另一个关键度量，因为它指示在实际应用工作负荷下消耗的最大功率。SOC的动态功耗可以帮助移动平台的机壳的设计以使其更有效率，帮助具有更好散热的散热器的设计和/或平台制冷设计。在传统的SOC设计中，测量SOC的空闲功耗和动态功耗是不容易的，并且取决于SOC的设计，测量SOC的空闲功耗和动态功耗可能是不可能的。附图说明0004根据下面主题的详细描述，本发明的实施例的特征和优点。

11、将会变得显而易见，其中0005图1说明了根据本发明的一个实施例的SOC的框图；0006图2说明了根据本发明的一个实施例的输入/输出模块的框图；0007图3说明了根据本发明的一个实施例的由功率管理块控制的模块的框图；0008图4说明了根据本发明的一个实施例的输入/输出模块内的时钟门控方案；0009图5说明了根据本发明的一个实施例的执行输入/输出模块的空闲功耗测量的步骤的流程图；0010图6说明了根据本发明的一个实施例的执行输入/输出模块的动态功耗测量的步骤的流程图；以及0011图7说明了根据本发明的一个实施例的实现本文公开的方法的系统。具体实施方式0012在附图中以示例的方式而非限制的方式说明了。

12、本文描述的本发明的实施例。为了说明的简便和清楚，附图中说明的部件未必按照比例绘制。例如，为了清楚，可以相对于其他部件放大一些部件的尺寸。另外，当认为合适时，会在附图中重复标号以指示相应的或类似的部件。说明书中提及的本发明的“一个实施例”或“实施例”意味着结合该实施例描述的特定特征、结构或特性至少包含在本发明的一个实施例中。因此，在说明书全文各处出现的短语“在一个实施例中”未必都指同一实施例。说明书CN102023256ACN102023270A2/8页50013本发明的实施例提供了用于使得能够在各种模式下进行SOC的功率测量的方法和系统。在本发明的一个实施例中，SOC对其逻辑和电路具有完全的可。

13、控性，以有助于将SOC配置为期望的操作模式。这允许钩子和/或机构从外部访问SOC以配置SOC。例如，在本发明的一个实施例中，SOC中的钩子允许后端测试器容易地将SOC配置成各种模式，以执行SOC的一个或多个单独组件的功耗测量。SOC中单独组件的功耗测量可以更快地执行并且可以更准确。此外，因为基于SOC组件的单独功耗更容易检测故障部分，所以能够增加SOC的总产率OVERALLYIELD。0014本文描述的以下附图说明了促进SOC中逻辑和I/O电路的完全可控性以执行SOC组件的功率测量的各种技术。图1说明了根据本发明的一个实施例的SOC105的框图100。SOC105具有两个处理核心110和120。

14、，其分别经由通信链路116和124与输入/输出I/O模块130相耦合。处理器核心110和120经由通信链路114彼此通信，并且可以分别经由通信链路112和122从外部访问。在本发明的另一个实施例中，可以将处理器核心110和120组合到单个模块中。在本发明的另一个实施例中，每一个处理器核心110和120也可以具有多于一个的处理单元。0015I/O模块130经由通信链路132和136向处理核心110和120提供外部接口。在本发明的一个实施例中，I/O模块130具有控制逻辑，以便于启动或禁止I/O模块130和/或SOC105中的核心逻辑和I/O电路。例如，在本发明的一个实施例中，当要测量I/O模块1。

15、30的空闲功耗时，I/O模块130中的控制逻辑关闭核心逻辑和I/O电路，以最小化I/O模块130的交换活动和功耗。0016在本发明的一个实施例中，I/O模块130具有连接I/O模块中的各个内部逻辑块的多个功率域。通过将各个内部逻辑块分成不同的功率域或面，可以容易地控制和测量各个内部逻辑块的功耗。0017SOC105还可以具有接口模块140，其经由通信链路134与I/O模块130相耦合，并且可以经由通信链路142从外部访问。通信链路包括但不限于直接媒体接口DMI、快速外围组件互连PCIE接口、公共系统接口CSI以及任何其他合适的通信协议。0018SOC105中说明的组件并不意味着是限定性的，并且。

16、在本发明其他的实施例中，SOC105的配置包括没有在图1中示出的其他组件。相关领域的技术人员将意识到，可以使用SOC105的其他配置，而不会影响本发明的工作。此外，针对I/O模块130描述的技术也不意味着是限定性的。相关领域的技术人员将容易意识到，这些技术可以应用到SOC105中的其他组件，而不会影响本发明的工作。0019图2说明了根据本发明的一个实施例的I/O模块130的框图200。I/O模块130具有功率管理块210、公共系统接口CSI模块220、交换模块230、DMI模块240和PCIE模块250。在本发明的一个实施例中，功率管理块210具有用于允许I/O模块130的完全可控性的逻辑。例。

17、如，在本发明的一个实施例中，功率管理块210具有控制逻辑，用于配置每一个接口/通信链路116、124、132、134和136的接口状态。基于期望的操作模式，功率管理块210可以设置I/O模块130的每一个接口的期望接口状态。在本发明的一个实施例中，使用、但不限于使用寄存器、状态机以及组合逻辑等来实现功率管理块210的控制逻辑。说明书CN102023256ACN102023270A3/8页60020CSI模块220分别经由通信链路116和124在I/O模块130与处理核心110和120之间进行接口连接。在本发明的一个实施例中，CSI模块220具有用于模拟去往和来自处理核心110和120的通信的逻。

18、辑。通过这样做，这允许将处理核心110和120设置为空闲或静止模式，同时可以在动态或功能模式中操作或运行I/O模块130以进行动态功耗测量。例如，在本发明的一个实施例中，当仅要测量I/O模块130的动态功耗时，将处理核心110和120设置为空闲模式，并且任何去往和来自处理核心110和120的通信实际上并没有中继到处理核心110和120，而是由CSI模块220来模拟。这允许I/O模块130的动态功耗测量接近实际业务或应用工作负荷。0021在本发明的一个实施例中，通过以处理核心110和120的用户可设置频率返回具有已知签名/值的入站虚读取完成，CSI模块220模拟对处理核心110和120的读取命令。

19、。类似的，通过丢弃在CSI模块220的CSI接口处的写入，CSI模块220模拟对处理核心110和120的写入命令。这确保在进行I/O模块130的动态功耗测量期间，即使处理核心110和120保持在空闲模式，也可以运行CSI模块220中的逻辑。0022交换模块230管理在功率管理块210、CSI模块220、DMI模块240和PCIE模块250之间的通信业务的路由。例如，在本发明的一个实施例中，交换模块230接收来自DMI模块240的端口1242的数据，并且将接收的数据发送给CSI模块220。在本发明的一个实施例中，在通信业务的路由期间，交换模块在需要时执行数据格式的转换。0023在本发明的一个实施。

20、例中，交换模块230具有用于确定进入的通信业务是否涉及处理核心110和120的逻辑。例如，在本发明的一个实施例中，如果进入的通信业务涉及或需要将业务从一个端口路由到另一个端口，则交换模块230在不激活处理核心110和120的情况下，执行该业务的路由。如果在接收进入的通信业务时，处理核心110和120处于空闲状态，那么处理核心110和120可以保持在空闲状态，同时交换模块230执行业务或数据的路由。使用交换模块230中的该逻辑，处理核心110和120不必从其空闲状态被激活或唤醒，并且可以在较长的时间段内保持在其空闲状态以节省功耗。0024在本发明的一个实施例中，交换模块230可以通过检查通信业务。

21、的源和目的地报头来确定进入的通信业务是否涉及处理核心110和120。例如，在本发明的一个实施例中，当I/O模块130接收来自PCIE模块250的端口1252的数据时，经由通信链路234将该数据发送到交换模块230。0025接收数据后，交换模块230检查所接收的数据的报头，并且确定所接收的数据的目的地。如果所接收的数据的目的地是另一端口或接口，而不是CSI模块220中的CSI接口，即为对等业务，那么交换模块230将所接收的数据路由到相应的端口或接口，而无需处理核心110和120处理所接收的数据。对等业务包括但不限于图形数据、键盘仿真和端口间的数据等。0026例如，在本发明的一个实施例中，在不激活。

22、处理核心110和120的情况下，交换模块230将来自PCIE模块250的端口1252的数据路由到DMI模块240的端口2244。这使得SOC105节省了功率，因为在接收对等业务时，处理核心110和120可以保持在空闲状态。相关领域的技术人员将容易地理解，确定是否接收到对等业务的其他方法也可以应用于本发明，而不会影响本发明的工作。0027DMI模块240和PCIE模块250说明了I/O模块130的两个接口，它们并不意说明书CN102023256ACN102023270A4/8页7味着是限定性的。在本发明的其他的实施例中，DMI模块240和PCIE模块250可以具有多于或少于两个的端口，并且每个端。

23、口可以有不同的速度和配置。相关领域的技术人员将容易地理解，可以使用DMI模块240和PCIE模块250的其他配置，而不会影响本发明的工作。0028图3说明了根据本发明的一个实施例的由功率管理块210控制的模块的框图300。为了说明的目的，假定I/O模块有两个时钟源核心锁相环PLL和PCIEPLL320。根据需要，PCIEPLL320向PCIE模块250提供时钟，核心PLL310向I/O模块130和SOC105中的其他模块提供时钟。0029功率管理块210与核心PLL310和PCIEPLL320相耦合，以对由核心PLL310和PCIEPLL320提供的时钟的时钟门控进行控制。通过对未使用的逻辑簇。

24、其在I/O模块130和/或SOC105的空闲模式中可以被关闭的时钟进行时钟门控，功率管理块210使得SOC105节省功率。在本发明的一个实施例中，功率管理块210分别经由通信链路314和324将时钟门控信号发送给核心PLL310和PCIEPLL320。在本发明的另一个实施例中，功率管理块210经由单独的通信链路没有在图3中示出将时钟门控信号发送给核心PLL310和PCIEPLL320。0030功率管理块210也耦合到一个或多个功率门330。为了有助于I/O模块103的功耗测量，将I/O模块130中的各个内部逻辑块分到一个或多个功率域或电压面中。在本发明的一个实施例中，将可以在I/O模块130处。

25、于空闲状态时关闭的未使用的逻辑连接到一个或多个特定的功率域。在本发明的一个实施例中，未使用的逻辑的每一个特定的功率域与功率门相连接。0031在本发明的一个实施例中，功率门是在I/O模块130中实现的大型晶体管，其位于在SOC105的管芯或封装上的电压输入焊点或凸点与任何未使用的逻辑之间。功率门将从电压输入焊点或凸点供应的电压传递到受功率门控的逻辑，其中所述电压会有非常小的电压降。当激活或启动功率门时，它将去往受门控的逻辑的电压从正常电压电平降低到最低保持电压电平。最低保持电压电平是耦合到功率门的逻辑仍然能够保持其功能或先前的值的最低电压电平。在本发明的一个实施例中，用来确定保持电压电平的因素包。

26、括但不限于进程约束、受门控的逻辑的状态改变的统计分析、受门控的逻辑中寄存器比特的故障率等。0032通过对受门控的逻辑激活功率门，它使得I/O模块103在处于空闲模式时节省功耗，因为去往受门控的逻辑的电压从正常电平降到了最低保持电平。在本发明的一个实施例中，功率管理块210具有可编程寄存器，该可编程寄存器控制核心PLL310和PCIEPLL320中的时钟门控和功率门。这有助于控制SOC105进入用于功耗测量的期望的操作模式。在本发明的一个实施例中，功率管理块210的可编程寄存器可以直接经由通信链路132来访问。这允许钩子或机构易于控制SOC105的配置，以便进行功耗测量。此外，钩子允许方便和更加。

27、准确地执行老化测试、质量和可靠性测试、特性测量。在本发明的另一个实施例中，功率管理块210具有反映I/O模块130和/或SOC105的状况或状态的状态寄存器。0033在本发明的另一个实施例中，当SOC105处于空闲模式时，功率管理块210关闭SOC105中I/O电路不必要的部分。例如，在本发明的一个实施例中，当SOC105处于说明书CN102023256ACN102023270A5/8页8空闲模式时，功率管理块210只保持PCIE模块250和DMI模块240中的一个静噪电路处于活动状态。当接口处于空闲或睡眠状态时，静噪电路检测即将发生的业务突发。静噪I/O逻辑电路尝试检测在接口的不同管脚中的差。

28、别电压，以检测活动性并且准备使接口退出空闲或睡眠状态。0034针对I/O模块130描述的技术旨在用于说明，它并不仅限于I/O模块130。相关领域的技术人员将容易地理解如何将类似技术应用到SOC105的其它组件，本文将不对此进行描述。0035图4说明了根据本发明的一个实施例的I/O模块130中的时钟门控方案400。核心PLL310将主时钟312提供给时钟门1410和时钟分频器420。时钟门1410控制时钟1412和时钟2414，所述时钟1412和时钟2414在I/O模块130设置为空闲模式或状态时可以被禁止。在本发明的一个实施例中，时钟门1410由来自功率管理块210的控制信号402控制。在本发。

29、明的另一个实施例中，功率管理块210经由核心PLL310将控制信号发送给时钟门1410。相关领域的技术人员将容易地理解，可以使用控制时钟门1410的其他方法，而不会影响本发明的工作。0036在本发明的一个实施例中，将时钟1412和时钟2414提供给I/O模块130和/或SOC105的其他组件中在SOC105的空闲模式期间可以被关闭或禁止的逻辑。时钟3416说明了被提供给即使在I/O模块130或SOC105处于空闲模式时仍不能被关闭的逻辑的时钟。例如，在本发明的一个实施例中，将时钟3416提供给功率管理块210，并且不对时钟3416进行时钟门控，因为功率管理块210需要在I/O模块130处于空闲。

30、模式时是活动的，以确保I/O模块130可以从空闲模式切换回正常操作模式。0037时钟分频器420说明可以将主时钟312划分或按比例缩减成其他时钟频率以形成时钟4422和时钟5425。PCIEPLL320也将主时钟322提供给时钟门2430。当I/O模块130被设置为空闲模式时，也可以禁止时钟432和434。类似地，在本发明的一个实施例中，由来自功率管理块210的控制信号403控制时钟门2430。在本发明的一个实施例中，可以并行地启动或禁止时钟门410和430的控制信号402和403。在本发明的另一个实施例中，可以彼此独立地启动或禁止时钟门410和430的控制信号402和403。0038在本发明。

31、的一个实施例中，当I/O模块130和/或SOC105处于空闲模式时，可以绕过核心PLL310和PCIEPLL320。这允许由功率管理块210禁止核心PLL310和PCIEPLL320，以节省SOC105的功耗。在这种情形下，可以由外部源提供功率管理块210的时钟源。所说明的时钟门控方案400并不意味着是限定性的。相关领域的技术人员将容易地理解，可以使用时钟门控方案的其他配置，而不会影响本发明的工作。0039图5说明了根据本发明的一个实施例的、执行I/O模块130的空闲功耗测量的步骤的流程图500。为了清楚地说明，参照图2讨论图5。在步骤505，功率管理块210将所有的接口切换为空闲模式。例如，。

32、在本发明的一个实施例中，功率管理块210将CSI模块220中的CSI接口、DMI模块240中的端口242和244、PCIE模块250中的端口252和254切换到空闲状态。0040在本发明的一个实施例中，I/O模块130和/或SOC105的接口符合活动状态电源管理ASPM协议。例如，在本发明的一个实施例中，如果I/O模块130符合ASPM，那么当在步骤505设置功率管理块210中合适的控制寄存器时，功率管理块210将CSI模说明书CN102023256ACN102023270A6/8页9块220中的CSI接口、DMI模块240中的端口242和244、PCIE模块250中的端口252和254切换到。

33、L1状态。0041在步骤510，将处理核心110和120以及接口140设置为空闲模式或低功率状态。在本发明的一个实施例中，处理核心110和120符合高级配置和电源接口ACPI标准2006年10月10号发布的ACPI标准“ADVANCEDCONFIGURATIONANDPOWERINTERFACESPECIFICATION”高级配置和电源接口规范，修定版30B。例如，在本发明的一个实施例中，如果处理核心110和120符合ACPI，那么在步骤510将处理核心110和120设置为功率状态C6或C7。0042在本发明的一个实施例中，在步骤515，设置或配置功率门的保持电压。在本发明的一个实施例中，通过。

34、使用I/O模块130中适当的熔丝设置来设置保持电压。在本发明另一个实施例中，可以将保持电压设置为默认电压电平并且不需要进行配置。在步骤520，功率管理块210启动功率门。在步骤525，功率管理块210启动时钟门。0043在步骤530，测量I/O模块130的功耗，并且流程结束。在本发明的一个实施例中，通过测量经由I/O模块130的电压供应、流过已知电阻值的电阻器的电流，确定I/O模块130的功耗的测量。尽管流程500仅描述了对I/O模块130的功率测量，但它并不意味着是限定性的。相关领域的技术人员将容易地理解如何将类似的技术应用于SOC105中的其他组件以确定SOC105中其他组件的功耗。004。

35、4图6说明了根据本发明的一个实施例的、执行I/O模块130的动态功耗测量的步骤的流程图600。为了清楚地说明，参照图2讨论图6。在步骤605，功率管理块210将所有接口切换或设置为正常模式或状态。例如，在本发明的一个实施例中，功率管理块210将CSI模块220中的CSI接口、DMI模块240中的端口242和244、PCIE模块250中的端口252和254切换到正常状态。0045在本发明的一个实施例中，如果I/O模块130符合ASPM，那么当在步骤605设置功率管理块210中合适的控制寄存器时，功率管理块210将CSI模块220中的CSI接口、DMI模块240中的端口242和244、PCIE模块。

36、250中的端口252和254切换为L0状态。0046在步骤610，将处理核心110和120以及接口140设置为空闲模式或低功率状态。例如，在本发明的一个实施例中，如果处理核心110和120符合ACPI，那么在步骤610将处理核心110和120设置为功率状态C6或C7状态。在步骤615，功率管理块210禁止或停用功率门并且禁止时钟门。这允许I/O模块130在正常模式下操作，其中所有时钟都被启动并且电压电平被设置为正常电平。0047在步骤620，将通信业务注入或提供给I/O模块130以激活或运行I/O模块130中同样多的逻辑。例如，在本发明的一个实施例中，经由DMI模块240中的端口242和244。

37、以及PCIE模块250中的端口252和254，将读取和写入通信业务发送给I/O模块130。当来自DMI模块240中的端口242和244以及PCIE模块250中的端口252和254的任何业务指向处理核心110和120时，CSI模块能够模拟来自处理核心110和120的读取和写入命令。相关领域的技术人员将容易地理解，也可以使用运行I/O模块130中逻辑的其他方法并且这些其他方法适用于本发明，而不会影响本发明的工作。0048在可选步骤625，如果交换模块230能够帮助或支持对等业务，那么对等业务也说明书CN102023256ACN102023270A7/8页10被注入到I/O模块130中。例如，在本发。

38、明的一个实施例中，当指派给PCIE模块250中端口2254的数据经由DMI模块240中端口1242被接收时，交换模块230能够在不涉及处理核心110和120的情况下路由该数据。在步骤630测量I/O模块130的动态功耗，并且流程结束。在本发明的一个实施例中，通过测量经由I/O模块130的电压供应、流过已知电阻值的电阻器的电流，确定I/O模块130的功耗的测量。尽管流程600仅描述了对I/O模块130的功率测量，但它并不意味着是限定性的。相关领域的技术人员将容易地理解如何将类似的技术应用于SOC105中的其他组件以确定SOC105中其他组件的功耗。0049图7说明了根据本发明的一个实施例的实现本。

39、文公开的方法的系统700。系统700包括但不限于台式计算机、膝上型计算机、上网本、笔记本计算机、个人数字助理PDA、服务器、工作站、蜂窝式电话、移动计算设备、互联网装置或任何其它类型的计算设备。在另一个实施例中，用于实现本文公开的方法的系统700可以是片上系统SOC系统。0050处理器710具有处理核心712，用于执行系统700的指令。处理核心712包括但不限于取指令的预取逻辑、对指令进行译码的译码逻辑、执行指令的执行逻辑等。处理器710具有用于对系统700的指令和/或数据进行高速缓存的高速缓冲存储器716。在本发明的另一个实施例中，高速缓冲存储器716包括但不限于一级、二级和三级高速缓冲存储。

40、器或处理器710内的高速缓冲存储器的任何其他配置。0051存储器控制中心MCH714执行使处理器710能够访问存储器730和与存储器730进行通信的功能，所述存储器730包括易失性存储器732和/或非易失性存储器734。易失性存储器732包括但不限于同步动态随机存取存储器SDRAM、动态随机存取存储器DRAM、RAMBUS动态随机存取存储器RDRAM，和/或任何其他类型的随机存取存储器设备。非易失性存储器734包括但不限于NAND快闪存储器、相变存储器PCM、只读存储器ROM，电可擦可编程只读存储器EEPROM，或任何其它类型的非易失性存储器设备。0052存储器730存储将由处理器710执行的。

41、信息和指令。当处理器710正在执行指令时，存储器730也可以存储临时变量或其他中间信息。芯片组720经由点对点PTP接口717和722与处理器710相连。芯片组720使得处理器710能够连接到系统700中的其他模块。在本发明的一个实施例中，接口717和722根据PTP通信协议例如快速路径互连QPI等进行操作。0053芯片组720连接到显示设备740，显示设备740包括但不限于液晶显示器LCD、阴极射线管CRT显示器，或任何其它形式的可视显示设备。在本发明的一个实施例中，处理器710和芯片组720合并到SOC中。此外，芯片组720连接到使各个模块774、760、762、764和766互连的一个或。

42、多个总线750和755。如果总线速度或通信协议存在不匹配，那么总线750和755可以经由总线桥772互连在一起。芯片组720与以下项但并不限于以下项耦合非易失性存储器760、大容量存储设备762、键盘/鼠标764和网络接口766。0054大容量存储设备762包括但不限于固态驱动器、硬盘驱动器、通用串行总线快闪存储器驱动器，或任何其它形式的计算机数据存储介质。通过使用任何类型的公知说明书CN102023256ACN102023270A8/8页11的网络接口标准来实现网络接口766，所述网络接口标准包括但不限于以太网接口、通用串行总线USB接口、快速外围组件互连PCI接口、无线接口和/或任何其它适。

43、当类型的接口。无线接口根据但不限于根据以下协议进行操作IEEE80211标准和与其有关的标准家族、家庭插电AVHOMEPLUGAVHPAV、超宽带UWB、蓝牙、WIMAX，或任何形式的无线通信协议。0055尽管图7中示出的模块被描述为在系统700内分离的块，但是由这些块中的一些执行的功能可以被集成到单个半导体电路中，或可以使用两个或更多分离的集成电路来实现。例如，尽管高速缓冲存储器716被描述为处理器710中分离的块，但是可以相应地将高速缓冲存储器716并入到处理器核心712中。在本发明的另一个实施例中，系统700可以包括多于一个的处理器/处理核心。0056本文公开的方法可以通过硬件、软件、固。

44、件或其任何其它组合来实现。尽管描述了所公开主题的实施例的示例，但是相关领域的技术人员将容易地理解，可以替代地使用实现所公开主题的许多其他方法。在之前的描述中，已经描述了所公开主题的各个方案。为了解释的目的，阐述了具体的数量、系统和配置，以提供对本主题的透彻理解。然而，对于受益于本公开的相关领域的技术人员显而易见地是，可以在没有这些具体细节的情况下实施本主题。在其他例子中，省略、简化、组合或拆分了公知的特征、组件或模块以免模糊所公开的主题。0057本文使用的术语“可操作的”意思是，当设备或系统处于电源关闭状态时，设备、系统、协议等能够操作或适于操作以用于其期望的功能。所公开主题的各个实施例可以通。

45、过硬件、固件、软件或其组合来实现，并且可以通过参考或结合程序代码例如指令、函数、过程、数据结构、逻辑、应用程序、用于设计的模拟、仿真和制造的设计表示或格式来描述，当机器访问所述程序代码时导致该机器执行任务、定义抽象数据类型或低级硬件上下文，或产生结果。0058可以使用在一个或多个计算设备例如，通用计算机或计算设备上存储并执行的代码和数据来实现附图中所示的技术。这种计算设备使用机器可读介质例如机器可读存储介质例如磁盘；光盘；随机存取存储器；只读存储器；闪速存储器设备；相变存储器和机器可读通信介质例如，电子的、光的、声的或其它形式的传播信号例如载波、红外信号、数字信号等来对代码和数据进行存储和传送。

46、在内部以及通过网络与其它计算设备传送。0059虽然参考说明性实施例描述了所公开的主题，但是该描述并非旨在以限制性的含义来解释。对于所公开主题所属领域中的技术人员来说显而易见的说明性实施例的各种变型以及本主题的其它实施例被认为在所公开的主题的范围内。说明书CN102023256ACN102023270A1/7页12图1说明书附图CN102023256ACN102023270A2/7页13图2说明书附图CN102023256ACN102023270A3/7页14图3说明书附图CN102023256ACN102023270A4/7页15图4说明书附图CN102023256ACN102023270A5/7页16图5说明书附图CN102023256ACN102023270A6/7页17图6说明书附图CN102023256ACN102023270A7/7页18图7说明书附图CN102023256A。

展开阅读全文