包括现场可编程门阵列的系统和方法.pdf

一种用于在现场可编程门阵列(FPGA)中对逻辑进行编程的方法包括，接收逻辑过程，其包括逻辑节点，并将节点与逻辑描述符关联起来，并且在FPGA的存储器中保存逻辑描述符。逻辑描述符包括：节点的唯一标识符；启用指示符，可操作来指示节点是否被启用；功能指示符，可操作来定义由节点执行的逻辑功能；输入数指示符，可操作来定义节点的输入数；输出指示符，可操作来指示节点的输出的逻辑状态；以及输入指示符，可操作来指示节点的输入的唯一标识符。

1.  一种用于在现场可编程门阵列(FPGA)(102)中对逻辑进行编程的方法包括：
接收包括逻辑节点(301)的逻辑过程；
将节点(301)与逻辑描述符(402)关联起来，所述逻辑描述符包括：
节点(301)的唯一标识符；
启用指示符，可操作来指示节点(301)是否被启用；
功能指示符，可操作来定义由节点(301)执行的逻辑功能；
输入数指示符，可操作来定义节点(301)的输入数；
输出指示符，可操作来指示节点(301)的输出的逻辑状态；
以及
输入指示符，可操作来指示节点(301)的输入的唯一标识符；以及
在FPGA(102)的存储器中保存逻辑描述符(400)。

2.  如权利要求1所述的方法，其中逻辑描述符(400)还包括最后节点指示符，其可操作来指示节点(301)是否是逻辑过程中的最后的节点。

3.  如权利要求1所述的方法，其中逻辑描述符(400)还包括反转指示符，其可操作来指示节点(301)的输出是否被反转。

4.  如权利要求1所述的方法，其中逻辑描述符(400)还包括缺省指示符，其可操作来指示在启用指示符指示节点(301)被禁用的情况下由节点(301)输出的节点(301)的缺省值。

5.  如权利要求1所述的方法，其中逻辑描述符(400)还包括节点(301)的缺省值。

6.  如权利要求1所述的方法，其中逻辑描述符(400)还包括由节点(301)驱动的FPGA(102)的离散输出的唯一标识符。

7.  如权利要求1所述的方法，其中逻辑描述符(400)还包括时间戳指示符，其可操作来指示节点(301)被更新的最后时间。

8.  如权利要求1所述的方法，其中逻辑描述符(400)还包括：
第二功能指示符，可操作来指示节点(301)的定时器功能的功能；以及
第二功能指示符，可操作来指示节点(301)的定时器功能的延迟值。

9.  如权利要求1所述的方法，其中逻辑描述符(400)还包括第二功能指示符，其可操作来指示在节点(301)的N中取M功能中被比较的输入数。

10.  如权利要求1所述的方法，其中逻辑描述符(400)还包括由节点(301)输出的离散输出值。

包括现场可编程门阵列的系统和方法
技术领域
本发明的实施例大体上涉及现场可编程门阵列，更特别地涉及对现场可编程门阵列进行编程。
背景技术
在这方面，现场可编程门阵列(FPGA)被用于各种控制应用。例如，FPGA可以用于控制发电机系统中的紧急跳闸系统。FPGA是具有逻辑块的半导体设备，其中可以在现场对所述逻辑块进行编程以执行逻辑功能。如果FPGA中需要新的逻辑程序，则可以由技术人员对FPGA进行重新编程。在现场重新编程FPGA所必需的硬件和专业技能增加了重新编程FPGA所必需的时间和成本。需要一种允许容易地对FPGA进行编程以执行逻辑功能的方法。
发明内容
一种示例性方法用于在现场可编程门阵列(FPGA)中对逻辑进行编程。所述方法包括，接收逻辑过程，其包括逻辑节点，将节点和逻辑描述符(descriptor)关联起来，所述逻辑描述符包括节点的唯一标识符，可操作来(operative to)指示结点是否被启用(enable)的启用指示符，可操作来定义由节点执行的逻辑功能的功能指示符，可操作来定义节点的输入数的输入数指示符，可操作来指示节点的输出的逻辑状态的输出指示符，以及可操作来指示节点的输入的唯一标识符的输入指示符，并且在FPGA的存储器中保存逻辑描述符。
示例性方法用于在现场可编程门阵列(FPGA)中执行逻辑过程。所述方法包括，接收具有第一逻辑描述符的逻辑描述符列表，所述第一逻辑描述符包括逻辑过程中第一节点的唯一标识符，启用指示符，逻辑功能指示符，以及输入指示符，通过以下操作来处理第一逻辑描述符：确定逻辑描述符的启用指示符是否指示第一节点被启用，根据逻辑功能指示符来确定与第一节点相关联的逻辑功能，根据输入指示符来确定第一节点的输入数，从与逻辑过程中第二节点相关联的第二逻辑描述符读取与第一节点的输入相关联的输出值，执行逻辑功能以确定第一节点的逻辑状态，并且响应于执行逻辑功能而更新第一逻辑描述符中第一节点的逻辑状态，确定第一逻辑描述符是否指示在逻辑描述符列表中第一逻辑描述符是顺序上(sequentially)的最后逻辑描述符，输出与逻辑过程相关联的信号，并且响应于确定第一逻辑描述符是逻辑描述符列表中顺序上的最后逻辑描述符而接收并处理逻辑描述符列表中顺序上的初始逻辑描述符，响应于确定第一逻辑描述符不是逻辑描述符列表中顺序上的最后逻辑描述符而接收并处理逻辑描述符列表中第一逻辑描述符之后顺序上的下一个逻辑描述符，并且响应于确定第一逻辑描述符被禁用(disable)而接收并处理逻辑描述符列表中第一逻辑描述符之后顺序上的下一个逻辑描述符。
用于发电机的示例性电子安全跳闸系统包括具有FPGA的电子安全跳闸部。FPGA可操作来执行以下逻辑过程：接收具有第一逻辑描述符的逻辑描述符列表，所述第一逻辑描述符包括逻辑过程中第一节点的唯一标识符，启用指示符，逻辑功能指示符，以及输入指示符，通过以下操作来处理第一逻辑描述符：确定逻辑描述符的启用指示符是否指示第一节点被启用，根据逻辑功能指示符来确定与第一节点相关联的逻辑功能，根据输入指示符来确定对第一节点的输入数，从与逻辑过程中第二节点相关联的第二逻辑描述符读取与第一节点的输入相关联的输出值，执行逻辑功能以确定第一节点的逻辑状态，并且响应于执行逻辑功能而更新第一逻辑描述符中第一节点的逻辑状态，确定第一逻辑描述符是否指示在逻辑描述符列表中第一逻辑描述符是顺序上的最后逻辑描述符，输出与逻辑过程相关联的信号，可操作来控制发电机，并且响应于确定第一逻辑描述符是逻辑描述符列表中顺序上的最后逻辑描述符而接收并处理逻辑描述符列表中顺序上的初始逻辑描述符，响应于确定第一逻辑描述符不是逻辑描述符列表中顺序上的最后逻辑描述符而接收并处理逻辑描述符列表中第一逻辑描述符之后顺序上的下一个逻辑描述符，并且响应于确定第一逻辑描述符被禁用而接收并处理逻辑描述符列表中第一逻辑描述符之后顺序上的下一个逻辑描述符。
附图说明
当参考附图阅读以下详细说明时，本发明的这些及其他特征、方面以及优点将变得更容易理解，其中自始至终附图中同样的附图标记表示同样的部分，其中：
图1图示出在紧急跳闸系统中的FPGA的示例性实施例。
图2图示出FPGA的示例性实施例的详细框图。
图3图示出用于对FPGA进行编程的图形用户界面的示例性实施例。
图4图示出逻辑描述符列表和逻辑描述符的示例性实施例。
图5图示出图2的逻辑处理器的示例性操作方法的框图。
具体实施方式
在下面的详细说明中，为了对本发明的各个实施例提供彻底的理解，阐述了很多具体细节。但是，本领域技术人员将会理解，可以在没有这些具体细节的情况下实施本发明的实施例，并且本发明不限于所描述的实施例，本发明可以以各种可替换的实施例来实施。在其他的情况下，没有详细描述公知方法、过程和组件。
更进一步地，各种操作可以被描述为以有助于理解本发明实施例的方式执行的多个不连续的步骤。但是，不应该将描述的次序理解为这些操作需要按它们所呈现的次序执行，或者它们甚至是依赖于次序的。而且，重复使用短语“在一个实施例中”并不一定指相同的实施例，尽管可能如此。最后，本申请中所使用的术语“包含”、“包括”、“具有”等等旨在为同义的，除非另有规定。
现场可编程门阵列(FPGA)是执行逻辑功能的半导体设备。FPGA的优点是它们可以被编程来执行用于不同应用的各种逻辑功能，而无需改变FPGA的内部结构。因此，用户可以设计具有逻辑处理器的系统并且使用现有的FPGA来实现逻辑。通过允许开发者使用预存的逻辑处理器，FPGA的使用加速了开发时间。
FPGA还可以在现场被重新编程以允许在不改变系统中的硬件的情况下改变逻辑。FPGA的缺点是FPGA是利用硬件描述语言(HDL)而被编程的。HDL通常是需要专业技能和软件的复杂的仿汇编码(resembling assembly code)。通常当用户要求FPGA中新的逻辑功能时，用户设计逻辑功能并雇用技术人员将逻辑功能转换成用来编程FPGA的HDL码。利用HDL将逻辑功能编程为FPGA是代价高且耗时的。
关掉FPGA以便用HDL码对FPGA进行重新编程。对于一些应用，例如发电，系统关闭可能代价很高。要求一种方法，用于在不包括关闭系统的FPGA中对逻辑功能进行编程。
图1图示了使用FPGA的系统100的示例。系统100是发电系统，包括例如可操作地与燃气轮机连接的发电机103。紧急跳闸系统(ETS)101用来监控发电机103的临界操作参数，并且执行紧急措施如下，例如如果发电机103超过操作参数或者经历其他会导致关机的预定情况，则关闭发电机103。ETS 101包括可通信地连接到中央处理器(CPU)104、发光二极管(LED)106、离散的输入108以及速度输入110的FPGA 102。FPGA 102输出离散的输出112。在操作中，例如，FPGA 102接收诸如来自中继器(relay)或者其他传感器的数字输入之类的离散输入108以及诸如发电机速度之类的速度输入110。FPGA 102可以接收来自CPU 104的其他输入。FPGA 102利用逻辑来处理输入并输出离散的输出112然后根据输入状态来启动LED 106或者其他的警报指示器。如果输入超过发电机103的操作参数，则FPGA 102可以启动关闭命令并且启动警报。如果系统100的操作员打算改变由FPGA 102执行的逻辑，则以下所描述的方法允许在不必关闭系统100的情况下很容易地改变FPGA 102所执行的逻辑。
图2图示了FPGA 102的示例性实施例的详细框图。FPGA 102包括可通信地连接到CPU 104和配置、警报、事件序列(SOE)处理器204的个人计算机接口(PCI)。LED处理器可通信地连接到LED 106和配置、警报。SOE处理器204。串行外围接口(SPI)210可通信地连接到离散输入108和配置、警报、SOE处理器204。速度处理器206可通信地连接到速度信号输入110和配置、警报、SOE处理器204。逻辑处理器202可通信地连接到离散输出112和配置、警报、SOE处理器204。逻辑描述符列表(LDL)212包括双端口的块随机存取存储器(RAM)，其可通信地连接到逻辑处理器202和配置、警报、SOE处理器204。
在操作中，配置、警报、SOE处理器204发送数字输入到逻辑处理器202。逻辑处理器202从LDL 212接收表示逻辑功能的位串。逻辑处理器202执行逻辑功能并输出数字信号到离散输出112和配置、警报、SOE处理器204。例如，一些输入，如离散输入108输入表示离散的数字值如1或者0。例如，传感器可以处理诸如温度之类的检测值并且确定检测值是否超过阈值。如果检测值超过阈值，则传感器将输出离散信号1，而如果检测值低于阈值，则传感器将输出离散信号0。速度处理器206可以通过确定分量速度是否在操作阈值之外来执行类似的操作并适当地输出离散信号。
FPGA 102所执行的逻辑过程可以通过简单地改变存储在RAM中的逻辑描述符列表(LDL)212而被重新编程。因此允许LDL 212被编译和更新的接口大大简化了对FPGA 102所执行的逻辑过程的编程而不使用HDL。
方法的详细说明如下，所述方法用于对LDL 212进行编程，其使得逻辑处理器202能够执行逻辑功能。对LDL和FPGA 102的合成(resultant)功能的编程不限于如上在图1和2中所描述的示例性实施例。LDL 212和逻辑处理器202可以用来针对实际上结合FPGA的任意应用执行FPGA中的逻辑功能。在可替换的应用中，FPGA 102可以包括附加功能，例如附加的输入和输出，或者可以不包括一些上面说明的特征。
图3图示了应用的图形用户界面300的示例性实施例，所述应用接收逻辑过程并可以被用于对FPGA 102上的逻辑过程进行编程。图形用户界面300包括窗口，其允许用户设计逻辑过程的示意图。在本例中，用户已经输入包括由块302所表示的逻辑功能的逻辑过程。逻辑功能可以包括，例如，“非”、“与”、“或”以及定时器功能。对逻辑功能的输入由箭头示出。对逻辑的输入信号304被显示在窗口左侧，并且输出信号306被显示在窗口右侧。输入信号、输出信号和逻辑功能将在下文中被称为节点。
在图3所示的示例中，节点301是复位信号(reset signal)。节点303是“非”逻辑门，其接收来自节点301的复位信号。节点305是“与”逻辑门，其接收来自节点303的信号和速度信号。输出信号306也是节点，其输出逻辑过程的结果。
一旦用户已经结束逻辑过程，就定义每个节点并且通过应用将其与逻辑描述符相关联。如果FPGA 102不支持磁泡逻辑，则视情况而定将任何磁泡逻辑门功能转变成“非”门。根据逻辑过程中的每个关联节点的位置(逻辑深度)顺序地排列逻辑描述符。逻辑过程的顺序逻辑描述符组成逻辑描述符列表。
图4图示了逻辑描述符列表400的示例性实施例和示例性32位逻辑描述符402。逻辑描述符402包括多个字段。在下面的列表中描述每个字段的功能。