磁盘阵列中双控制器信息的同步方法、及磁盘阵列系统 【技术领域】
本发明涉及，并且特别地，涉及一种磁盘阵列中双控制器信息的同步方法、及磁盘阵列系统。
背景技术
在目前所使用的存储产品中，通常会采用磁盘阵列。磁盘阵列能够将若干磁盘驱动器按照一定要求组成一个整体，整个磁盘阵列通常可以由控制器管理。
控制器是磁盘阵列的核心模块，也是介于主机和磁盘之间的控制单元。通常，控制器上配置有专门为输入/输出(Input/Output，简称为I/O)进行优化的处理器以及一定数量的高速缓冲存储器(可称为cache)。控制器上的中央处理单元(Central Processing Unit，简称为CPU)和cache可以共同实现对来自主机系统的I/O请求的操作、以及实现对磁盘阵列的独立磁盘冗余阵列(Redundant Array ofIndependent disks，简称为RAID)管理。
具体地，在实际处理过程中，可以由控制器接受并处理来自主机的I/O请求，并且可以将磁盘阵列上的cache则作为I/O缓冲池，从而达到有效提高磁盘阵列的读写响应速度、以及改善磁盘阵列的性能的目的。
通常，磁盘阵列可以通过一个控制器连接主机及磁盘，并且在进行数据传输的过程中，需要在磁盘阵列的容错功能下达到数据的完整性。但是，磁盘阵列控制器同样会发生故障，此时就会出现数据丢失的现象。
针对这种数据丢失的问题，目前已经提出了双控制器的架构。与单控制器存储系统不同，双控系统的区别在于：并行系统具有多个CPU，各个处理机具有共享内存或私有局部内存、或两者兼备；每个处理机均具有本地高速缓存，并且各个处理机之间可以通过共享总线或交换网络进行通讯。不论两个控制器配置为活跃-活跃(active-active)还是活跃-备用(active-standby)，这种双控制器的结构都能为用户提供高可用特性，而且能够支持热插拔功能，从而有助于实现简单的无单点故障，为用户提供的7天*24小时的不间断业务。
图1为相关技术中双控制器通道连接的示意图。在图1所示的结构中，控制器A和控制器B与背板相连接，并且控制器A和控制器B均经由磁盘侧的千兆位接口转换器接口(Giga BitrateInterface Converter，简称为GBIC)接口连接至光纤通道磁盘环(如图1所示的光纤通道磁盘环1、光纤通道磁盘环2、光纤通道磁盘环3、和光纤通道磁盘环4)，再连接至磁盘通道接口；此外，控制器A通过控制器A光纤通道主机环1和控制器A光纤通道主机环2连接至主机侧的不同GBIC接口，且这些GBIC接口进一步连接至主机通道接口；此外，控制器B通过控制器B光纤通道主机环1和控制器B光纤通道主机环2连接至主机侧的不同GBIC接口，且这些GBIC接口进一步连接至主机通道接口。
图2是相关技术中存储标准所规定的双控制器模式的结构示意图。在图2所示的结构中，包括两个控制器(即，控制器A和控制器B)、两个控制器的电源、风扇、以及16块硬盘，并且，两个控制器通过背板上的SAS通道进行交互，以达到双控制器间的信息和状态同步，每个控制器还包括各自的闪存器(flash)和非易失性随机接入存储器(Non-volatile Random Access Memory，简称为NVRAM)。
为了保证双控制器磁盘阵列系统的正常运行，其中一个关键点是两个控制器之间的信息同步，即，两个控制器间需要进行状态和配置信息的交互。
通常，为了实现双控制器间的冗余和磁盘阵列系统的高可用性，在一个控制器(称为控制器A)出现故障时，需要另一个控制器(称为控制器B)能够及时得到控制器A的故障状态信息，并接管在控制器A上运行的程序和后台任务等。此后，在控制器A被一个新的控制器替换后，系统会进行两个控制器间的信息同步过程，此时控制器B会将接管的程序和后台任务返回给控制器A，系统恢复正常状态。
具体地，当两个控制器处于active-standby模式时，两者互为冗余，任何一个控制器发生故障时，另一个控制器都仍然正常工作。当两个控制器处于active-active模式时，两个控制器都有各自的任务需要处理，如果其中一个控制器故障时，另一个控制器仍然可以正常工作，且在获悉对方控制器故障时可以接管原来由对方控制器运行的程序和后台操作，在对方控制器被新控制器替换且恢复正常两个控制器同步后，将接管的任务归还给对方控制器。
在当前存储标准所规定的双控制器模式中，两个控制器的同步是依靠控制器A和B互相查询对方的信息和状态以更改自身的信息和状态来实现的，且该过程可以通过背板上的串行连接小型计算机系统接口(Serial Attached SCSI(Small Computer System Interface，小型计算机系统接口)，简称为SAS)通道来实现。双控制器分别按照系统设置的时间间隔通过SAS通道访问对方控制器，以获取对方控制器的最新信息，获取的信息可以包括控制器的配置信息与控制器的当前状态，根据获取的信息可以随时更新本控制器地信息，进而达到双控制器之间的信息同步。
基于图1和图2所示的结构，在进行信息同步时，一个控制器，例如，控制器A，能够以固定时间间隔向另一个控制器B发起信息查询请求，以获取对方控制器的当前状态信息和配置信息，控制器B在收到查询请求后将所需信息发送到发起请求的控制器A，该控制器A在接收到信息后与本控制器当前信息进行对比，如果发现不一致且对方控制器信息更新时间晚于本控制器，则立即更新本控制器，类似地，控制器B也可以向控制器A发送查询请求，获取控制器A的信息，并确定是否在本地进行更新，从而达到两个控制器间的信息同步。
可以看出，在上述处理过程中，两个控制器的交互和同步都需要经过查询、回复、更新三个过程，这样就会出现频繁发送和接收信息的现象，导致控制器CPU的使用率比较高，从而增大了系统负载。
针对目前双控制器信息同步过程中由于控制器之间信息交互过程复杂导致控制器CPU使用率高、系统负载大的问题，尚未提出有效的解决方案。
【发明内容】
考虑到相关技术中双控制器信息同步过程中由于控制器之间信息交互过程复杂导致控制器CPU使用率高、系统负载大的问题而做出本发明，为此，本发明的主要目的在于提供一种磁盘阵列中双控制器信息的同步方法、及磁盘阵列系统。
根据本发明的一个方面，提供了一种磁盘阵列中双控制器信息的同步方法，该方法用于实现双控制器中的第一控制器和第二控制器的信息同步，其中，在该双控制器的背板设置有系统缓存区域。
根据本发明的磁盘阵列中双控制器信息的同步方法包括：第一控制器和第二控制器向系统缓存区域发送各自的信息；系统缓存区域将来自第一控制器的信息和来自第二控制器的信息进行比较，并根据比较结果进行第一控制器与第二控制器的信息同步。
其中，第一控制器和第二控制器向系统缓存区域发送各自的信息的方式可以包括：以各自的预定时间间隔发送各自的信息。
此外，系统缓存区域将来自第一控制器的信息和来自第二控制器的信息进行比较的处理具体可以包括：系统缓存区域判断来自第一控制器的信息和来自第二控制器的信息是否相同；在判断结果为否的情况下，系统缓存区域根据来自第一控制器的信息中携带的更新时间与来自第二控制器的信息中携带的更新时间进行比较，确定更新时间较晚的信息作为比较结果。
并且，系统缓存区域根据比较结果进行第一控制器与第二控制器的信息同步的处理具体可以包括：系统缓存区域将更新时间较晚的信息发送至更新时间较早的信息所对应的控制器。
另一方面，在系统缓存区域判断来自第一控制器的信息和来自第二控制器的信息相同的情况下，系统缓存区域确定第一控制器和第二控制器已经同步，并等待第一控制器和/或第二控制器上报新的信息。
优选地，第一控制器向系统缓存区域发送的信息和第二控制器向系统缓存区域发送的信息包括：配置信息和/或状态信息。
根据本发明的另一方面，提供了一种磁盘阵列中多控制器信息的同步方法，用于实现多个控制器之间的信息同步，其中，在上述多个控制器的背板设置有系统缓存区域。
根据本发明的磁盘阵列中多控制器信息的同步方法包括：多个控制器向系统缓存区域发送各自的信息；系统缓存区域将来自多个控制器的信息进行比较，并根据比较结果进行多个控制器之间的信息同步。
根据本发明的再一实施例，提供了一种磁盘阵列系统，包括双控制器，其中，双控制器包括第一控制器和第二控制器，其特征在于，系统进一步包括系统缓存区域，设置于双控制器的背板，并通过SAS通道连接至第一控制器和第二控制器。
在根据本发明磁盘阵列系统中，第一控制器和第二控制器用于向系统缓存区域发送各自的信息；系统缓存区域用于接收来自第一控制器和第二控制器的信息，将来自第一控制器的信息和来自第二控制器的信息进行比较，并根据比较结果进行第一控制器与第二控制器的信息同步。
其中，系统缓存区域可以包括：比较模块，用于将来自第一控制器的信息和来自第二控制器的信息进行比较。
优选地，第一控制器向系统缓存区域发送的信息和第二控制器向系统缓存区域发送的信息包括：配置信息和/或状态信息。
借助本发明的上述技术方案，通过在双控制器的背板上设置系统缓存区域(SYS_MEM区域模型)，并通过该系统缓存区域实现双控制器的信息对比和更新，避免了由于相关技术中双控制器结构中两个控制器同步需要经过查询、答复等复杂的消息交互过程导致CPU占用率高、系统性能差的问题，本发明只需要直接上传信息，并在有必要时才进行控制器信息更新，能够节省系统资源，减少控制器CPU占用率，并且提高整个系统的性能。
【附图说明】
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是根据相关技术的双控制器通道连接的示意图；
图2是根据相关技术的双控制器模式的结构示意图；
图3是根据本发明方法实施例的磁盘阵列中双控制器信息的同步方法的流程图；
图4是根据本发明系统实施例的磁盘阵列系统的框图；
图5是根据本发明系统实施例的磁盘阵列系统的具体构成的结构框图；
图6是根据本发明系统实施例的磁盘阵列系统的优选结构实例的框图；
图7是根据本发明系统实施例的磁盘阵列系统的具体结构实例的框图。
【具体实施方式】
功能概述
相关技术中双控制器信息同步过程中由于控制器之间信息交互过程复杂导致控制器CPU使用率高、系统负载大的问题，然而，在目前存储项目开发过程中，对于大多数采用双控制器结构的磁盘阵列产品，双控制器的同步一直是一个很关键的问题，如何在减少控制器CPU占用率，减轻系统负担，提供整个磁盘阵列产品性能的基础上实现双控的同步至关重要。本发明就提出在双控制器磁盘阵列系统结构中双控制器的背板上增加了一个系统缓存区域(可称为SYS_MEM)区域模型，该区域模型设置于SAS通道间，用于存放来自两个控制器发送的信息，并对两个控制器的信息进行比对从而达到双控制器间信息同步的目的，避免了两个控制器相互请求以及接收对方信息的复杂信息交互。
下面将结合附图详细描述本发明的实施例。
方法实施例
在本实施例中，提供了一种磁盘阵列中双控制器信息的同步方法，用于实现双控制器中的第一控制器和第二控制器的信息同步，其中，在双控制器的背板设置有系统缓存区域，该系统缓存区域通过SAS通道与两个控制器相连接，并通过SAS通道进行信息的传输。
如图3所示，根据本实施例的磁盘阵列中双控制器信息的同步方法包括步骤S302和步骤S304。
图3中所示的具体处理过程如下：
步骤S302，第一控制器和第二控制器向系统缓存区域发送(上传)各自的信息(应当是每个控制器最新的信息)，其中，每个控制器发送的信息包括该控制器的配置信息和/或该控制器的状态信息；
步骤S304，系统缓存区域将来自第一控制器的信息和来自第二控制器的信息进行比较，并根据比较结果进行第一控制器与第二控制器的信息同步。
其中，第一控制器和第二控制器可以根据各自的预定时间间隔向系统缓存区域发送各自的信息，也可以根据其它的触发条件进行信息的发送，例如，当一个控制器进行了信息的更新后，该控制器发送其更新后的信息。
并且，两个控制器发送各自的信息的处理是并行执行的，这样就省去了查询和回复两个过程，既能够简化了信息同步的步骤，也节省了至少一半的时间，能够有效提升系统的性能。
此外，系统缓存区域将来自第一控制器的信息和来自第二控制器的信息进行比较的处理可以包括：系统缓存区域判断来自第一控制器的信息和来自第二控制器的信息是否相同；在判断结果为否的情况下，系统缓存区域根据来自第一控制器的信息中携带的更新时间与来自第二控制器的信息中携带的更新时间进行比较，确定更新时间较晚的信息作为比较结果；在系统缓存区域判断来自第一控制器的信息和来自第二控制器的信息相同的情况下，系统缓存区域确定第一控制器和第二控制器已经同步，此时可以不进行任何处理，并等待第一控制器和/或第二控制器上报新的信息后进行新的对比。
在确定了更新时间较晚的信息之后，系统缓存区域会将该更新时间较晚的信息发送至更新时间较早的信息所对应的控制器。例如，在包括控制器A和控制器B的双控制器中，如果控制器A向系统缓存区域发送的信息的更新时间晚于控制器B发送的信息的更新时间，则说明控制器A刚做过某些修改配置的操作或状态信息有变，而控制器B尚未更新，系统缓存区域就会通过其与控制器B之间的SAS通道将控制器A的信息发送给控制器B，以更新控制器B的信息从而达到双控间信息同步的目的。
尽管之前已经描述了双控制器的磁盘阵列中进行信息同步的处理，但是上述处理还可以用于实现多于两个的控制器之间的信息同步，此时，需要在多个控制器的背板设置系统缓存区域。
在进行信息同步时，多个控制器可以向系统缓存区域发送各自的信息；系统缓存区域将来自多个控制器的信息进行比较，并根据比较结果进行多个控制器之间的信息同步。
类似的，其比较的方式同样是判断上传的信息是否相同，在判断结果为是的情况下，可以认为多个控制器已经同步；否则确定更新时间最晚的信息，并将该信息通知给其它所有的控制器。
通过上述处理，借助于在双控制器的背板上设置的系统缓存区域(SYS_MEM区域模型)，并通过该系统缓存区域实现双控制器的信息对比和更新，避免了由于相关技术中双控制器结构中两个控制器同步需要经过查询、答复等复杂的消息交互过程导致CPU占用率高、系统性能差的问题，能够节省系统资源，减少控制器CPU占用率，并且提高整个系统的性能。
系统实施例
在本实施例中，提供了一种磁盘阵列系统。
如图4所示，根据本实施例的磁盘阵列系统为双控制器的磁盘阵列系统，其中包括第一控制器1、第二控制器2、设置于双控制器背板(未示出)的系统缓存区域3，并且第一控制器1和第二控制器2均通过SAS通道与系统缓存区域3连接。
图4所示的各个器件的功能如下：
第一控制器1和第二控制器2用于向系统缓存区域3发送各自的信息；
系统缓存区域3用于接收来自第一控制器1和第二控制器2的信息，将来自第一控制器1的信息和来自第二控制器2的信息进行比较，并根据比较结果进行第一控制器1与第二控制器2的信息同步。
图5是根据本实施例的磁盘阵列系统的具体构成的结构框图。如图5所示，基于图2所示的结构，根据本实施例的磁盘阵列系统进一步包括位于背板的系统存储区域(SYS_MEM)，用于接收来自控制器A和控制器B的信息(包括配置(config)和状态(status))，进行对比并确定是否更新，并在确定需要更新的情况下通知控制器A或控制器B进行更新(update)。
图6是根据本实施例的磁盘阵列系统的优选结构的框图。除了图4所示的各个器件之外，图6进一步示出了系统缓存区域3的结构。如图6所示，系统缓存区域3可以进一步包括存储模块31和比较模块32。
系统缓存区域3中各个模块的功能如下：
存储模块31，用于存储来自第一控制器1的信息和来自第二控制器2的信息；
比较模块32，用于将来自第一控制器1的信息和来自第二控制器2的信息进行比较。
在实际应用中，比较模块32可以由管脚能够兼容的可编程逻辑器件来实现，例如，可以是复杂可编程逻辑器件(ComplexProgrammable Logic Device，简称为CPLD)和可擦写可编程逻辑器件(Erasable Programmable Logic Device，简称为EPLD)，并且，在制造完成后由用户可以根据自己的需要定义可编程逻辑器件的逻辑功能。
利用可编程逻辑器件(例如，CPLD)的可编程逻辑，可以在逻辑阵列上实现信息文件的收录、识别、属性记录，并完成来自双控制器信息的文件对比。如果对比发现信息文件相同，则表示双控已达到同步，无需做任何操作；如果对比发现信息文件有异，则通过信息文件的属性判定两者的最新修改时间，以修改时间最晚的信息文件为准，更新另一控制器，以达到双控制器的信息同步。
此外，由于可编程逻辑器件的存储空间通常比较小，例如，CPLD上本身具有的随机接入存储器(Random Access Memory，简称为RAM)的大小通常为几百K，而由两个控制器上传到SYS_MEM上的信息文件可能会比较大，为了避免不足以存放控制器上传信息而导致溢出的危险，因此，可以设置上述的存储模块31，用于协助存储两个控制器的信息。
优选地，存储模块31可以是一块小容量SDRAM。此时，可以将CPLD的I/O引脚接入一个SDRAM，用以存放双控制器上传的信息文件。
图7是根据本实施例的磁盘阵列系统的一个具体实例的框图。如图7所示，该磁盘阵列系统包括控制器A和控制器B，在两个控制器之间的SAS通道上设置有系统缓存区域(SYS_MEM)，在该系统缓存区域中包括用于进行信息比较和存储的CPLD和SDRAM。
在实际使用中，还可以采用采用上述系统缓存区域对来自两个以上的控制器的信息进行并进行对比，并对这些控制器进行信息更新。
通过上述系统，借助于在双控制器的背板上设置的系统缓存区域(SYS_MEM区域模型)，并通过该系统缓存区域实现双控制器的信息对比和更新，避免了查询、答复等复杂的消息交互，能够节省系统资源，减少控制器CPU占用率，并且提高整个系统的性能。
综上所述，借助于本发明的技术方案，通过在双控制器的背板上设置系统缓存区域(SYS_MEM区域模型)，并通过该系统缓存区域实现双控制器的信息对比和更新，避免了由于相关技术中双控制器结构中两个控制器同步需要经过查询、答复等复杂的消息交互过程导致CPU占用率高、系统性能差的问题，本发明只需要直接上传信息，并在有必要时才进行控制器信息更新，能够节省系统资源，减少控制器CPU占用率，并且提高整个系统的性能。
显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。