半导体存储器装置的调整电路和其调整方法 【相关申请的交叉引用】
本申请要求2008年10月14日在韩国知识产权局提交的10-2008-0100549号韩国专利申请的优先权，该申请的全部内容通过引用包含于此，如同全文阐述。
【技术领域】
这里所描述的实施例涉及一种半导体存储器装置，具体说，涉及一种用于半导体存储器装置的调整电路。
背景技术
通常，由于外部电源电压或接地电压可能具有噪声和电压水平的瞬时变化，所以半导体存储器装置中的电路需要具有稳定水平的电压。因此，半导体存储器装置通过使用外部电源电压或接地电压来产生具有各种电平的内部电压。
半导体存储器装置包括内部电压产生电路，以使用外部输入电压来产生内部电压。如果该内部电压不具有期望的水平，则当内部电压的水平太高时切断保险丝，或者使用代码信号对该内部电压进行适当的调整，使得该内部电压可以以目标水平输出。例如，在晶片级上切断保险丝以进行调整。然而，当在封装处理之后需要进行调整时，因为当在封装级上进行调整操作时主要是对预设基本电压进行调整，所以即使使用代码信号，内部电压也可能未被准确地调整。这里，为了更加准确地对内部电压进行调整，应该通过考虑在晶片级上切断保险丝来进行调整处理。
【发明内容】
这里描述一种半导体存储器装置的调整电路，它能够高效地对内部电压进行调整。
在一个方面，一种用于半导体存储器装置的调整电路，包括：调整代码产生器，配置为通过使用测试模式信号和保险丝代码信号进行加法和减法之一来提供调整代码信号组；以及内部电压产生器，配置为响应于调整代码信号组提供调整的电压以作为输出电压。
在另一个方面，一种用于半导体存储器装置的调整电路，包括：调整代码产生器，配置为响应于确定晶片级的保险丝切断信息的接收的调整基本使能信号，根据保险丝切断信息的解码结果来提供调整代码信号组，或者根据测试模式信号，在对解码信号进行操作之后提供调整代码信号组；以及内部电压产生器，配置为将响应于调整代码信号组而调整的电压提供为输出电压。
在另一个方面，一种用于半导体存储器装置的调整电路，包括：多个内部电压产生器，每个内部电压产生器配置为产生各个调整目标内部电压；测试模式控制器，配置为产生多个电压控制信号，每个电压控制信号与多个调整目标内部电压中的一个调整目标内部电压相对应；以及计算器块，由多个电压控制信号进行控制，并配置为通过使用多个内部电压产生器中的每个内部电压产生器的保险丝代码信息，选择性地提供与多个内部电压产生器中的每个内部电压产生器相对应的调整代码信号组。
在另一个方面，一种调整半导体存储器装置的方法，包括：通过对晶片级的保险丝切断信息进行解码来提供保险丝代码信号；对测试模式信号进行解码；通过对保险丝代码信号进行编码来提供具有多个位的保险丝代码信号；通过对第一解码器的输出信号进行编码来提供具有多个位的加减控制信号、加法标记信号和减法标记信号；对保险丝代码信号、加减控制信号、加法标记信号和减法标记信号进行加法运算；通过对加法器块的输出信号进行解码来提供调整代码信号组；以及响应于调整代码信号组将调整的电压提供为输出电压。
在另一个方面，一种对半导体存储器装置进行调整的方法，包括：产生多个调整目标内部电压；产生多个电压控制信号，每个电压控制信号与多个调整目标内部电压中的一个调整目标内部电压相对应；以及通过基于多个电压控制信号使用多个内部电压产生器中的每个内部电压产生器的保险丝代码信息，来提供与多个内部电压产生器中的每个内部电压产生器相对应的调整代码信号组。
下面，在“具体实施方式”部分中描述这些或其它特征、方面和实施例。
【附图说明】
下面结合附图来描述各特征、方面和实施例，在附图中：
图1是根据一个实施例的半导体存储器装置的示例性调整电路的示意框图；
图2是根据一个实施例的能够在图1的电路中实现的示例性测试模式控制器的示意框图；
图3是根据一个实施例的图2的测试模式信号控制器的示例性电路的示意图；
图4是根据一个实施例的能够在图2中的调整信息块中实现的示例性第一调整信息提供器的示意电路图；
图5是根据一个实施例的能够在图1的电路中实现的示例性调整代码产生器的示意框图；
图6是根据一个实施例的能够在图5的产生器中实现的示例性保险丝组选择器的示意电路图；
图7是根据一个实施例的能够在图5的产生器中实现的示例性解码块地示意电路图；
图8是示例性内部电压产生器的示意框图；
图9是根据一个实施例的能够在图8的产生器中实现的示例性调整单元的示意电路图；
图10是根据另一个实施例的半导体存储器装置的另一个示例性调整电路的示意框图；
图11是根据一个实施例的能够在图10的电路中实现的示例性调整代码产生器的示意框图；
图12是根据一个实施例的能够在图11的产生器中实现的示例性计算器块的示意框图；
图13是根据一个实施例的能够在图12的块中实现的示例性保险丝编码器的示意电路图；
图14是根据一个实施例的能够在图12的块中实现的示例性测试模式编码器的示意电路图；
图15是根据一个实施例的能够在图12的块中实现的示例性加法器块的示意电路图；
图16A至图16D是根据不同实施例的图15的加法器块的各种示例性电路的示意图；
图17是根据另一个实施例的半导体存储器装置的另一个示例性调整电路的示意框图。
【具体实施方式】
图1是根据一个实施例的半导体存储器装置的示例性调整电路的示意框图。在图1中，调整电路10可以被配置为包括：测试模式控制器100、调整代码产生器200和内部电压产生器300。
测试模式控制器100可以被配置为接收测试模式信号“TM<0:2>”、调整目标电压标记信号“TVCSUM”、调整标记信号“TVTRIM”、加电信号“PWR_UP”和保险丝信号“FUSE<0:2>”，以提供调整信息信号“CUTC<0:2>”和调整基本控制信号“TRIMEN”。这里，测试模式控制器100可以被配置为响应于调整目标电压标记信号“TVCSUM”和调整标记信号“TVTRIM”来提供调整信息信号“CUTC<0:2>”，该信号可以对目标电压(诸如内核电压VCORE、基底偏置电压VBB和高电压VPP中的至少一个电压)进行调整。
例如，测试模式控制器100可以被配置为响应于调整标记信号“TVTRIM”的水平，来将测试模式编码信息信号“TM<0:2>”或保险丝信息信号“FUSE<0:2>”提供为调整信息信号“CUTC<0:2>”。另外，测试模式控制器100可以被配置为提供调整基本控制信号“TRIMEN”，以用作能够在封装级上反映已经在进行调整操作时在晶片级上被切断的保险丝的物理信息的控制信号。这里，可以用作确定代码值的增加/降低的参考的基本水平可以依据所选的调整代码组(未示出)而变化。因此，在封装级上所选择的调整代码组(未示出)的基本水平可以被改变为晶片级上的可以通过保险丝切断来获得的调整水平。
在图1中，调整代码产生器200可以被配置为响应于调整基本控制信号“TRIMEN”、调整信息信号“CUTC<0:2>”和测试模式信号“TM<0:2>”，提供针对测试模式的多个调整代码信号组“CS0<0:7>”、...、“CS7<0:7>”。这里，调整代码产生器200可以被配置为响应于调整基本控制信号“TRIMEN”输出调整代码信号组“CS0<0:7>”、...、“CS7<0:7>”中的一个代码信号组，该代码信号组与改变的基本电压相对应。
例如，当调整基本控制信号“TRIMEN”被激活时，调整代码产生器200可以被配置为基于调整信息信号“CUTC<0:2>”选择一个代码信号组。另外，通过对测试模式信号“TM<0:2>”进行解码，可以提供从调整代码信号组“CS0<0:7>”、...、“CS7<0:7>”中所选择的一个代码信号组，其中，调整代码产生器200可以包括多个解码电路(未示出)。
在图1中，内部电压产生器300可以被配置为响应于参考电压Vref和调整代码信号组“CS0<0:7>”、...、“CS7<0:7>”中的一个代码信号组提供具有预定水平的输出电压VOUT。例如，内部电压产生器300可以被配置为对与调整代码信号组“CS0<0:7>”、...、“CS7<0:7>”的一个代码信号组的信号相对应的内部电压进行调整，从而提供期望的输出电压VOUT。
图2是根据一个实施例的能够在图1的电路中实现的示例性测试模式控制器的示意框图。在图2中，测试模式控制器100可以被配置为包括测试模式信号控制器110和调整信息块120。
测试模式信号控制器110可以被配置为接收测试模式信号“TM<0:2>”、调整目标电压标记信号“TVCSUM”和调整标记信号“TVTRIM”，以提供第一至第三测试信号“TM0C”至“TM2C”以及调整基本控制信号“TRIMEN”。另外，当调整标记信号“TVTRIM”被去活到低水平时，测试模式信号控制器110可以被配置为将测试模式信号“TM<0:2>”提供为可以用作调整代码信号的测试信号“TM0C”至“TM2C”。
调整信息块120可以包括第一至第三调整信息提供器121至123，调整信息提供器121至123可以分别接收第一至第三测试信号“TM0C”至“TM2C”以及保险丝信号“FUSE<0:2>”，并可以共同接收调整基本控制信号“TRIMEN”和加电信号“PWR_UP”，从而提供调整信息信号“CUTC<0:2>”。这里，调整信息块120可以响应于调整基本控制信号“TRIMEN”来将可以用作保险丝切断信息的保险丝信号“FUSE<0:2>”或可以用作调整编码信息的第一至第三测试信号“TM0C”至“TM2C”提供为调整信息信号“CUTC<0:2>”。
图3是根据一个实施例的图2的测试模式信号控制器的示例性电路的示意图。在图3中，测试模式信号控制器110可以被配置为包括第一至第四信号接收器111a至111d。
第一至第三信号接收器111a至111c中的每一个信号接收器都可以包括彼此串联的与非门ND和反相器IV。这里，第一至第三信号接收器111a至111c可以共同接收反转了的调整标记信号“TVTRIM”，并可以接收第一至第三测试模式信号“TM<0:2>”，以提供第一至第三测试信号“TM0C”至“TM2C”。当调整标记信号“TVTRIM”被去活到低水平时，第一至第三信号接收器111a至111c可以分别提供第一至第三测试信号“TM0C”至“TM2C”，它们可以具有实质上与第一至第三测试模式信号“TM<0:2>”的水平相同的水平。如果调整标记信号“TVTRIM”被激活到高水平，则第一至第三信号接收器111a至111c可以分别提供具有固定低水平的第一至第三测试信号“TM0C”至“TM2C”。于是，当调整标记信号“TVTRIM”被激活到高水平时，可以防止外部测试模式信号“TM<0:2>”起作用。
在图3中，第四信号接收器111d可以包括彼此串联的或非门NOR和反相器IV。这里，第四信号接收器111d可以被配置为响应于调整目标电压标记信号“TVCSUM”和调整标记信号“TVTRIM”来提供调整基本控制信号“TRIMEN”。例如，当调整标记信号“TVTRIM”具有被去活的低水平时，第四信号接收器111d可以将调整目标电压标记信号“TVCSUM”提供为具有反转的水平的调整基本控制信号“TRIMEN”。然而，当调整标记信号“TVTRIM”被激活到了高水平时，第四信号接收器111d可以提供具有激活的高水平的调整基本控制信号“TRIMEN”。因此，激活了的调整基本控制信号“TRIMEN”可以用作控制信号，用于将晶片级上的保险丝切断信息确认为封装级上的新基本电压，以替代预设的基本电压。
下面参考图4来描述示例性操作，其中，调整信息块120通过接收第一至第三测试信号“TM0C”至“TM2C”以及调整基本控制信号“TRIMEN”来控制调整信息信号“CUTC<0:2>“。
图4是根据一个实施例的能够在图2的调整信息块中实现的示例性第一调整信息提供器的示意电路图。因为除了所接收到的信号不同之外，第一调整信息提供器121可以具有实质上与第二和第三调整信息提供器122和123相同的电路结构以及工作原理，所以为了简便起见，图4只示出了调整信息块120中的第一调整信息提供器121。
在图4中，第一调整信息提供器121可以包括多个PMOS晶体管P1和P2以及多个NMOS晶体管N1至N3。例如，第一PMOS晶体管P1可以包括接收调整基本控制信号“TRIMEN”的栅极端子、与外部电源电压VDD相连的源极端子和与节点(a)相连的漏极端子。第一NMOS晶体管N1可以包括接收加电信号“PWR_UP”的栅极端子、与节点(a)相连的漏极端子和与接地电压VSS相连的源极端子。
另外，可以在外部电源电压VDD和节点(b)之间提供保险丝。例如，第二NMOS晶体管N2可以包括与节点(c)连接的栅极端子、与节点(b)连接的的漏极端子和与接地电压VSS连接的源极端子。第二PMOS晶体管P2可以包括与节点(b)连接的栅极端子、与外部电源电压VDD连接的源极端子和与节点c连接的漏极端子。第三NMOS晶体管N3可以包括与节点(b)连接的栅极端子、与接地电压VSS连接的源极端子和与节点(c)连接的漏极端子。
在图4中，或非门NR可以接收第一测试信号“TM0C”和节点(c)的信号来进行或非门运算。另外，反相器IV可以将或非门NR的输出信号反转，以提供第一调整信息信号“CUTC0”。
下面将参考图1-4来描述第一调整信息提供器121的示例性操作。下面的描述在这样的假定上给出：保险丝已经在晶片级上被物理地切断，使得预定的电压水平被输出。
为了反映在晶片级上的调整状态，可以在封装级上将加电信号“PWR_UP”施加到第一调整信息提供器121，以初始化第一调整信息提供器121。就所述初始化操作而言，由于加电信号“PWR_UP”是脉冲信号，所以当加电信号“PWR_UP”为高水平时，第一NMOS晶体管N1可以导通。因此，节点(a)可以变为低水平，并且第二PMOS晶体管P2可以导通，使得节点(c)可以变为高水平。然后，接收到高水平的或非门NR可以提供低水平输出信号而不管第一测试信号“TM0C”的水平如何，从而可以将第一调整信息信号“CUTC0”初始化到高水平。
然后，可以将加电信号“PWR_UP”去活到低水平。这里，可以根据保险丝是否已被切断来确定节点(b)的信号。如果保险丝已被切断，则因为节点(b)可以被第二NMOS晶体管N2闩锁，所以节点(b)可以在初始化状态中维持低水平。因此，第二PMOS晶体管P2可以导通，使得第一调整信息信号“CUTC0”可以变成高水平。
然而，如果保险丝没有被切断，则节点(b)的信号可以在初始化操作之后被改变为高水平。因此，第三NMOS晶体管N3可以导通，使得节点(c)可以变为低水平。由于或非门NR可以经由其一个接收端接收到低水平，所以或非门NR的输出可以由第一测试信号“TM0C”的水平来确定。
另外，可以将第一至第三测试信号“TM0C”至“TM2C”的水平结合起来以获得能够增减调整水平的二进制代码。首先，将描述示例性情形，其中，调整基本控制信号“TRIMEN”处于高水平。
如图3中所示，第一至第三测试信号“TM0C”至“TM2C”可以处于低水平。因此，第一PMOS晶体管P1不被具有高水平的调整基本控制信号“TRIMEN”所导通。由于或非门NR可以接收节点(c)的信号和具有低水平的第一测试信号“TM0C”，所以或非门NR可以输出高水平，并且第一调整信息信号“CUTC0”可以变为低水平。
然而，如果调整基本控制信号“TRIMEN”处于低水平，则第一PMOS晶体管P1可以导通，节点(a)可以被变为高水平，并且第三NMOS晶体管N3可以导通，从而节点(c)可以变为低水平。因此，从或非门NR输出的信号的水平可以由第一测试信号“TM0C”的水平来确定。
例如，如果调整基本控制信号“TRIMEN”为高水平，则第一测试信号TM0C可以由保险丝的切断信息来确定。然而，如果调整基本控制信号“TRIMEN”为低水平，则第一调整信息信号“CUTC0”可以由与外部测试模式信号相对应的第一测试信号“TM0C”来提供，而不管保险丝的切断与否。
总之，能够提供具有高水平的调整基本控制信号“TRIMEN”，使得保险丝切断信息可以被提供为第一调整信息信号“CUTC0”。然后，可以对第一调整信息信号“CUTC0”进行解码，使得晶片级上的保险丝切断信息可以被存储起来。因此，当在封装级上进行调整操作时，可以反映晶片级上的调整结果。
图5是根据一个实施例的能够在图1的电路中实现的示例性调整代码产生器的示意框图，图6是根据一个实施例的能够在图5的产生器中实现的示例性保险丝组选择器的示意电路图，而图7是根据一个实施例的能够在图5的产生器中实现的示例性解码块的示意电路图。
在图5-图7中，调整代码产生器200可以被配置为包括保险丝组选择器220和解码块240。
保险丝组选择器220可以被配置为接收第一至第三调整信息信号“CUTC<0:2>”和调整基本控制信号“TRIMEN”来提供多个保险丝组选择信号“CUT_SEL<0:7>”。如果调整基本控制信号“TRIMEN”被激活，则保险丝组选择器220可以通过反映保险丝切断信息来提供修正了的调整基本电压信息。保险丝组选择信号“CUT_SEL<0:7>”的数目可以与通过对第一至第三调整信息信号“CUTC<0:2>”进行解码而获得的数目基本相同。因此，保险丝组选择器220可以包括解码电路。
例如，在图6中，保险丝组选择器220可以包括第一至第八信号编码器221至228。这里，第一至第四信号编码器221至224和第六至第八信号编码器226至228可以分别包括彼此串联的与门ND和反相器INV。第一至第八信号编码器221至228可以接收第一至第三调整信息信号“CUTC0”至“CUTC2”及其反转信号的组合，并可以共同接收调整基本控制信号“TRIMEN”。第五信号编码器225可以提供保险丝组选择信号“CUT_SEL<4>”，当调整基本控制信号“TRIMEN”为低水平时，不管第一至第三调整信息信号“CUTC0”至“CUTC2”的水平如何，保险丝组选择信号“CUT_SEL<4>”都被激活。因此，当调整基本控制信号“TRIMEN”被设置为低水平时，可以提供具有预设电压水平(由随后的解码操作来设置)的基本信息信号，该信号与保险丝组选择信号“CUT_SEL<4>”相对应并用作调整的参考。例如，调整基本电压(或基本信息信号)可以用作在为了进行调整而增加或减小电压水平时从基本电压增加或减小的调整参考电压。
在图6中，当调整基本控制信号“TRIMEN”被激活到高水平时，第一至第八信号编码器221至228可以对第一至第三调整信息信号“CUTC0”至“CUTC2”及其反转信号的组合进行编码。当调整基本控制信号“TRIMEN”为高水平时，保险丝切断信息可以被提供为上面说明书中的第一至第三调整信息信号“CUTC0”至“CUTC2”。因此，当调整基本控制信号“TRIMEN”为高水平时，可以将第一至第三调整信息信号“CUTC0”至“CUTC2”解码，以重新激活反映保险丝切断状态的调整基本信息信号。
然而，当调整基本控制信号“TRIMEN”为低水平时，可能不会识别出保险丝切断信息，并且可以将测试信号“TM0C”至“TM2C”提供为以上说明书中的第一至第三调整信息信号“CUTC0”至“CUTC2”。因此，可以在不反映保险丝切断信息的情况下提供预置的调整基本电压。
在图5中，解码块240包括与保险丝组选择信号“CUT_SELb<0:7>”相对应的第一至第八解码器241至248。为方便起见，“CUT_SELb<0:7>”和“CUT_SEL<0:7>”可以表示同一信号名。例如，“CUT_SELb<0:7>”可以具有与“CUT_SEL<0:7>”的水平相反的水平，并且“CUT_SELb<0:7>”和“CUT_SEL<0:7>”可以指同一保险丝组选择信号。另外，解码块240可以接收第一至第三测试模式信号“TM<0:2>”和保险丝组选择信号“CUT_SELb<0:7>”，以为测试模式提供多个调整代码信号组“CS0<0:7>”、...、“CS7<0:7>”。这里，例如，解码块240包括8个解码器。
在图5中，解码块240可以被配置为响应于一个激活的保险丝组选择信号来驱动解码器241至248中的一个解码器，以提供相应的调整代码信号组。
在图7中，第五解码器245可以代表图5中的示例性解码器241至248中的一个解码器。这里，第五解码器245可以响应于第五保险丝组选择信号“CUT_SELb4”被激活，以提供第四调整代码信号组“CS4<0:7>”。例如，第五解码器245可以包括第一至第八编码单元245a至245h。
第一至第八编码单元245a至245h中的每个编码单元可以包括彼此相互串联的与非门ND和或非门NOR。第一至第八编码单元245a至245h可以接收第一至第三测试模式信号“TM0”至“TM2”及其反转信号的组合，并可以共同接收第五保险丝组选择信号“CUT_SELb4”。
在图5中未示出的其它解码器可以分别包括与非门ND和或非门NOR，以与第五解码器245相似的方式对第一至第三测试模式信号“TM0”至“TM2”进行解码，从而为测试模式提供调整代码信号组。在图7中，第四调整代码信号组“CS4<0:7>”的激活了的代码信号可以表示目标电压的调整变化信息。如果第二调整代码信号“CS4<1>”由第五解码器245激活，则第二调整代码信号“CS4<1>”可以表示：第二调整代码信号“CS4<1>”具有在基本电压的基础上增加了“1UP”的调整信息。另外，调整基本电压可以依据解码器241至248而变化，因此，代码信号“CS<0:7>”的调整变化信息可以变化。
如上所述，一个保险丝组选择信号可以由第一至第三测试模式信号“TM0”至“TM2”及其反转信号的组合激活。新激活的保险丝组选择信号可以激活所述解码器中的一个解码器，并且可以用作封装级中的调整基本信息信号。例如，新激活的保险丝组选择信号可以是第六保险丝组选择信号“CUT_SELb5”。因此，可以激活作为与第一至第三调整信息信号“CUTC0”至“CUTC2”相对应的新预置的基本信息信号的第六保险丝组选择信号“CUT_SELb5”)，代替作为预置基本信息信号的第五保险丝组选择信号“CUT_SELb4”。此外，因为反映晶片上的保险丝切断状态的第六保险丝组选择信号“CUT_SELb5”被激活，所以，调整基本电压可以被改变。
图8是示例性内部电压产生器的示意框图。在图8中，内部电压产生器300可以被配置为包括电压比较器320和调整单元340。
电压比较器320可以被配置为提供与参考电压Vref相对应的输出电压VOUT。然而，如果输出电压VOUT不满足预定的水平，则电压比较器320可以响应于调整电压VTRIM提供输出电压VOUT。
调整单元340可以响应于调整代码信号组“CS0<0:7>”、...、“CS7<0:7>”中的一个激活了的调整代码信号组对输出电压VOUT进行调整。这里，调整单元340可以通过对与所选择的调整代码信号组的代码值相对应的电压输出进行调整来修正电压值。
如上所述，调整代码信号组可以表示多个变化信号“1UP”、“2UP”、...、“1DN”和“2DN”。这里，尽管没有显示，但可以提供这种代码值的表格，使得调整代码信号组的预定中间水平可以被采用为基本水平。因此，如果代码值被逐渐地从基本水平开始增加，则可以输出增加信号，诸如“1UP”、“2UP”或“3UP”。然而，如果代码值被逐渐地从基本水平开始减小，则可以输出减小信号，诸如“1DN”或“2DN”。例如，增加信号“1UP”、“2UP”或“3UP”可以表示从基本电压水平起按0.025V增加。
图9是根据一个实施例的能够在图8的产生器中实现的示例性调整单元的示意电路图。在图9中，调整单元340可以包括多个电阻器R1至R17，从而基于预定的代码值提供与变化信号相对应的调整电压VTRIM。例如，如果所选调整代码信号组的激活的代码值表示“7UP”信号，则与“7UP”信号相对应的节点的电压可以作为调整电压VTRIM输出。
在图9中，由于调整单元340只是用于说明目的，所以，电阻器的数目、与所选保险丝组相对应的基本水平以及变化信号的配置都可以被改变。
如上所述，当在封装级上进行调整时，半导体存储器装置可以反映晶片级上的保险丝切断状态。因此，当用于调整代码的代码值由测试模式信号“TM0”至“TM2”接收到时，所述基本水平可以依据晶片级上的保险丝切断状态来进行变化。然而，当各种调整目标内部电压存在时，每个电路必须包括多个用来产生调整代码的解码电路。因此，电路的面积效率可能会下降。
接下来，将参考图10来说明在封装级上进行调整操作时的晶片级上的示例性保险丝切断状态。简短起见，下文中将只描述图1-9和图10-16的调整电路10之间的示例性不同，以便避免冗余。
图10是根据另一个实施例的半导体存储器装置的调整电路的框图。在图10中，调整电路可以被配置为包括测试模式控制器100、调整代码产生器200和内部电压产生器300。
调整代码产生器200可以被配置为响应于调整基本使能信号“TMEN”、调整信息信号“CUTC<0:2>”和测试模式信号“TM<0:2>”为测试模式产生调整代码信号组“CS<0:15>”。调整代码产生器200可以响应于调整基本使能信号“TMEN”输出调整代码信号组“CS<0:15>”。
图11是根据一个实施例的能够在图10的电路中实现的示例性调整代码产生器的示意框图。在图11中，调整基本使能信号产生器105可以被配置为响应于调整目标电压标记信号“TVCSUM”或调整标记信号“TVTRIM”的低水平来产生具有低水平的调整基本使能信号“TMEN”。
这里，调整代码产生器200可以包括代码信号提供器210和计算器块260。
与用于提供多个保险丝组选择信号的保险丝组选择器220(图5中)和用于对保险丝组选择器220的输出信号进行解码的解码块240(图5中)形成对比，图11的调整代码产生器200可以包括具有简化结构的代码信号提供器210和用于进行加减运算的计算器块260。
在图11中，代码信号提供器210可以被配置为通过对所接收到的第一至第三调整信息信号“CUTC0”至“CUTC2”进行编码来提供第一8解码信号组“ICS<0:7>”。代码信号提供器210可以包括可以接收3位信号以提供8位信号的解码器。
另外，调整代码产生器200可以包括多个传输门T1至T3。这里，例如，可以响应于调整基本使能信号“TMEN”来接通或断开传输门T1至T3。
下面将描述示例性情形：其中，调整目标电压标记信号“TVCSUM”为高水平，调整标记信号“TVTRIM”为低水平，以便对相应的调整电压进行调整。
在图11中，可以响应于具有低水平的调整基本使能信号“TMEN”接通第一传输门T1，以传输第一解码信号组“ICS<0:7>”，作为调整代码信号组“CS<4:11>”。这里，例如，调整代码信号组“CS<4:11>”可以存在于扩充的调整代码信号组“CS<0:15>”的代码值的中心位置。例如，当调整标记信号“TVTRIM”为低水平时，第一至第三调整信息信号“CUTC0”至“CUTC2”的解码信号可以被提供为通过正常信号路径(A)的调整代码信号组“CS<4:11>”。
接下来，将描述示例性情形：其中，调整目标电压标记信号“TVCSUM”和调整标记信号“TVTRIM”为高水平。
在图11中，可以响应于具有高水平的调整基本使能信号“TMEN”接通第二和第三传输门T2和T3，从而可以将保险丝代码信号“FCS<0:7>”输出为第一解码信号组“ICS<0:7>”。例如，即使第一解码信号组“ICS<0:7>”和保险丝代码信号“FCS<0:7>”具有彼此不同的名称，它们也可以具有基本相同的水平。这里，可以将测试模式信号“TM<0:2>”提供为代码变化信息信号。
然后，计算器块260可以被配置为接收保险丝代码信号“FCS<0:7>”，并通过根据测试模式信号“TM<0:2>”增加/减小代码值来改变代码值，从而通过信号路径(B)提供计算出的保险丝代码信号“AFCS<0:15>”，作为扩充的调整代码信号组“CS<0:15>”。如上所述，一个计算器块260可以基于晶片级的保险丝切断信息来直接加或减调整代码值。
图12是根据一个实施例的能够在图11的产生器中实现的示例性计算器块的示意框图。在图12中，计算器块260可以被配置为包括第一解码器262、保险丝编码器264、测试模式编码器266、加法器块268和第二解码器269。
第一解码器262可以被配置为通过对第一至第三测试模式信号“TM<0:2>”进行解码来提供操作代码信号“TCS<0:7>”。保险丝编码器264可以被配置为通过对保险丝代码信号“FCS<0:7>”进行编码来提供保险丝代码信号“IFUSE<0:3>”。测试模式编码器266可以被配置为接收操作代码信号“TCS<0:7>”以提供加减控制信号“ITEST<0:2>”、加标记信号“PLUS”和减标记信号“MINUS”。
另外，加法器块268可以被配置为响应于保险丝代码信号“IFUSE<0:3>”、加减控制信号“ITEST<0:2>”、加标记信号“PLUS”和减标记信号“MINUS”来进行加或减运算。例如，加法器块268可以被配置为加法器，并且可以被配置为进行减运算。
第二解码器269可以被配置为通过对加法器块268的输出结果进行解码来提供计算出的保险丝代码信号“AFCS<0:15>”。尽管没有显示，但第一和第二解码器262和269可以包括解码器。
图13是根据一个实施例的能够在图12的块中实现的示例性保险丝编码器的示意电路图。在图13中，保险丝编码器264可以被配置为包括接收保险丝代码信号“FCS<0:7>”的4个或非门NOR1至NOR4。
第一或非门NOR1可以被配置为通过对第二、第四、第六、第八保险丝代码信号“FCS<1>”、“FCS<3>”、“FCS<5>”和“FCS<7>”进行或非运算来提供第一保险丝代码信号“IFUSE<0>”。第二或非门NOR2可以被配置为通过对第三、第四、第七和第八保险丝代码信号“FCS<2>”、“FCS<3>”、“FCS<6>”和“FCS<7>”进行或非运算来提供第二保险丝代码信号IFUSE<1>。第三或非门NOR3可以被配置为通过对第一至第四保险丝代码信号“FCS<0:3>”进行或非运算来提供第三保险丝代码信号“IFUSE<2>”。第四或非门NOR4可以被配置为通过对第五至第八保险丝代码信号“FCS<4:7>”进行或非运算来提供第四保险丝代码信号“IFUSE<3>”。
这些使用保险丝代码信号“FCS<0:7>”进行的编码操作只是示例性的。因此，代码信号的组合可以依据保险丝编码器264的配置发生变化。
表1表示基于图13的保险丝编码器的示例性编码操作的保险丝编码关系。
表1
IFUSE<3> IFUSE<2> IFUSE<1> IFUSE<0> FCS<i> CS<i> 1 1 1 1 CS<15> 1 1 1 0 CS<14> 1 1 0 1 CS<13> 1 1 0 0 CS<12> 1 0 1 1 0 CS<11> 1 0 1 0 1 CS<10> 1 0 0 1 2 CS<9> 1 0 0 0 3 CS<8> 0 1 1 1 4 CS<7> 0 1 1 0 5 CS<6> 0 1 0 1 6 CS<5>
IFUSE<3> IFUSE<2> IFUSE<1> IFUSE<0> FCS<i> CS<i> 0 1 0 0 7 CS<4> 0 0 1 1 CS<3> 0 0 1 0 CS<2> 0 0 0 1 CS<1> 0 0 0 0 CS<0>
如上面的表1所示，可以将保险丝代码信号“FCS<0:7>”设置为扩充的调整代码信号组“CS<0:15>”的中心代码值。例如，如图11所示，可以将保险丝代码信号“FCS<0:7>”设置为位于扩充的调整代码信号组“CS<0:15>”的中心处的“CS<4:11>”的代码值。因此，当使用通过对保险丝代码信号“FCS<0:7>”进行编码而获得的第一至第四保险丝编码信号“IFUSE<0:3>”来进行加或减运算时，可以确保输出信号的解码范围。
图14是根据一个实施例的能够在图12的块中实现的示例性测试模式编码器的示意电路图。在图14中，测试模式编码器266可以使用操作代码信号“TCS<0:7>”来产生各种加法器控制信号。例如，测试模式编码器266可以被配置为包括第一至第四或非门NOR1至NOR4和第一至第三反相器INV1至INV3。
第一或非门NOR1可以被配置为对第二、第四、和第七操作代码信号“TCS<1>”、“TCS<3>”和“TCS<6>”进行或非运算。另外，第一反相器INV1可以被配置为将第一或非门NOR1的输出信号进行反转以提供第一加减控制信号“ITEST<0>”。
由于除了所接收的信号的组合不同之外，使用操作代码信号“TCS<0:7>”进行编码操作的处理与上面的描述相似，因此，将省略其详细描述，以避免冗余。
在图14中，除了加减控制信号“ITEST<0:2>”外，测试模式编码器266还可以提供表示加或减的标记信号。例如，第四或非门NOR4可以被配置为对第六至第八操作代码信号“TCS<5:7>”进行或非运算以提供加标记信号“PLUS”。此外，第三反相器INV3可以被配置为对第四或非门NOR4的输出信号进行反转以提供减标记信号“MINUS”。
下面的表2表示基于图14的测试模式编码器266的示例性加减控制信号“ITEST<0:2>”。
表2
ITEST<2> ITEST<1> ITEST<0> TCS<i> 注释 1 0 0 0 +4Up 0 1 1 1 +3Up
ITEST<2> ITEST<1> ITEST<0> TCS<i> 注释 0 1 0 2 +2Up 0 0 1 3 +1Up 0 0 0 4 基本 1 1 0 5 -1Dn 1 0 1 6 -2Dn 1 0 0 7 -3Dn
可以将加减控制信号“ITEST<0:2>”具有低水平时的代码值设置为基本水平。此外，如果加减控制信号“ITEST<0:2>”的代码值为001，则所述代码值可以被设置为1UP信息。如果加减控制信号“ITEST<0:2>”的代码值为010，则所述代码值可以被设置为2UP信息。相似地，如果加减控制信号“ITEST<0:2>”的代码值为110，则所述代码值可以被设置为1DN信息。如果加减控制信号“ITEST<0:2>”的代码值为101，则所述代码值可以被设置为2DN信息。尤其，当建立了减法模式时，通过反映减的程度和用于减法的补码信息，测试模式编码器266可以输出加减控制信号“ITEST<0:2>”。例如，如果3DN信息的加减控制信号“ITEST<0:2>”为100，则与十进制数3相对应的二进位001的补码(complement)为100。因此，加法器块268可以通过使用具有调整大小信息和减法信息的加减控制信号来直接计算调整代码值。
如上所述，通过对测试模式信号“TM<0:2>”进行解码可以产生操作代码信号，然后可以对该操作编码信号进行编码，以在不使用附加的解码电路的情况下直接产生表示减小大小、增加大小以及减的信息和加的信息的控制信号。例如，不同的示例性解码电路可以使用由解码电路解码的信息来选择另一个解码电路，然后进行解码操作，从而选择调整目标电压的代码变化值。因此，可以提供多个解码电路以对一个目标电压连续地进行解码操作。然而，可以使用一个加法器块268来增加/减小与接收至的编码信号相对应的代码值，从而获得期望的加或减的信息。另外，根据每个目标电压只可以产生不同的调整代码值或控制信号，并可以使用所述信号来驱动共同的加法器块268，从而可以提高电路的面积效率。
图15是根据一个实施例的能够在图12中的块中实现的示例性加法器块的示意电路图。在图15中，加法器块268可以包括4个全加器268a至268d。
第一全加器268a可以被配置为响应于确定加或减的运算控制信号“CI”来接收第一保险丝代码信号“IFUSE<0>”以及第一加减控制信号“ITEST<0>”，从而提供第一运算结果信号“S0”和第一进位“C0”。
第二全加器268b可以被配置为接收第一进位“C0”、第二保险丝代码信号“IFUSE<1>”以及第二加减控制信号“ITEST<1>”，以提供第二运算结果信号“S1”和第二进位“C1”。
由于第三和第四全加器268c和268d可以具有基本与第一全加器268a的配置相似的配置，因此其详细描述将被省略。
在图15中，可以使用布尔代数来表达第一至第四全加器268a至268d的操作，如下：
为了简单地描述等式，信号“Ai”可以被定义为“IFUSE<i>”，信号“Bj”可以被定义为“ITEST<j>”，信号“CI”可以被定义为1(对于减法)且可以被定义为0(对于加法)。
对表示减法或加法运算的运算控制信号“CI”(“A<0>”和“B<0>”)进行异或运算可以得至第一编码(cipher)。
根据使用加法器268进行的减法运算，可以生成要减去的二进制位的补码信号，并用其作加法运算，以替代减法运算。另外，可以附加地加上二进制一位，并可以忽略所产生的进位。
因此，可以得至下面的等式1。
等式1
S0＝CIEXOR A0 EXOR B0
C0＝(CI AND A0)OR(A0 AND B0)OR(B0 AND CI)＝A0 OR(A0 AND
B0)OR B0
如果在减法运算中将(CI＝1)代入等式1，则S0＝(A0 EXOR B0)。如果在加法运算中将(CI＝0)代入等式1，则S0＝A0 EXOR B0。
此外，如果在减法运算中将(CI＝1)代入等式1，则C0＝A0 OR B0。如果在加法运算中将(CI＝0)代入等式1，则C0＝A0 AND B0。
可以通过对所产生的进位信号(“A<1>”和“B<1>”)进行异或运算得至第二编码。此外，可以通过对第一进位“C0”和要进行运算的每个输入信号进行异或运算来提供第二进位“C1”。
因此，可以获得下面的等式2、3和4。
等式2
S1＝C0 EXOR A1 EXOR B1
C1＝(C0 AND A1)OR(A1 AND B1)OR(B1 AND C0)
等式3
S2＝C1 EXOR A2 EXOR B2
C2＝(C1 AND A2)OR(A2 AND B2)OR(B2 AND C1)
等式4
S3＝(C2 EXOR A3)’；减法运算
S3＝C2 EXOR A3；加法运算
因此，通过使用这种布尔代数可以在电路中实现加法器块268。
图16A至图16D是根据不同实施例的图15中的加法器块的各种示例性电路的示意图。这里，图16A示出用于第一编码运算的第一全加器268a，图16B示出用于第二编码运算的第二全加器268b，图16C示出用于第三编码运算的第三全加器268c，而图16D示出用于第四编码运算的第四全加器268d。由于第一至第四全加器268a至268d可以使用逻辑水平(logic level)来实现，所以，只说明根据其它实施例的特性。
在图16A中，操作控制器2681可以确定是使用加或减标记“PLUS”或“MINUS”来求补、还是进行异或运算。例如，运算控制器2681可以被配置为对第一保险丝代码信号“IFUSE<0>”与第一加减控制信号“ITEST<0>”进行异或运算，以通过加或减标记信号“PLUS”或“MINUS”来确定是否反转，从而提供第一运算结果信号“S0”。
在图16B中，在第二编码运算中，可以对第一进位“C0”、第二保险丝代码信号“IFUSE<1>”以及第二加减控制信号“ITEST<1>”进行异或运算，以提供第二运算结果信号“S1”。另外，可以在第二全加器268b的输入单元中提供第一进位产生器2682。此外，可以在第一全加器268a中提供第一进位产生器2682。例如，第一进位产生器2682可以被配置为在加法运算中对第一保险丝代码信号“IFUSE<0>”与第一加减控制信号“ITEST<0>”进行或运算，并在减法运算中对第一保险丝代码信号“IFUSE<0>”与第一加减控制信号“ITEST<0>”进行与运算。
在图16C中，在第三编码运算中，可以对第二进位“C1”、第三保险丝代码信号“IFUSE<2>”以及第三加减控制信号“ITEST<2>”进行异或运算，以提供第三运算结果信号“S2”。另外，可以在第三全加器268c的输入单元中提供第二进位产生器2683。此外，可以在第二全加器268b中提供第二进位产生器2683。例如，第二进位产生器2683可以被配置为分别对第一进位“C0”和第二保险丝代码信号“IFUSE<1>”、第二保险丝代码信号“IFUSE<1>”和第二加减控制信号“ITEST<1>”、以及第一进位“C0”和第二加减控制信号“ITEST<1>”进行AND运算，然后可以对这些与运算的结果进行或运算，从而提供第二进位“C1”。
在图16D中，在第四编码运算中，可以对第四保险丝代码信号IFUSE<3>和第三进位“C2”进行异或运算。这里，通过加或减标记信号“PLUS”或“MINUS”来确定是否求反，从而提供第四运算结果信号S3。另外，第四全加器268d可以包括运算控制器2685以确定是使用加或减标记信号“PLUS”或“MINUS”进行求补，还是进行异或运算。此外，第三进位产生器2684可以被配置为分别对第二进位“C1”和第三保险丝代码信号“IFUSE<2>”、第三保险丝代码信号IFUSE<2>和第三加减控制信号“ITEST<2>”、第二进位“C1”和第三加减控制信号“ITEST<2>”进行与运算，然后对这些与运算结果进行或运算，从而提供第三进位“C2”。然后，所得到的信号可以由第二解码器269(图12中)进行解码，以被提供为确定具有调整的电压的输出节点的信号。
下面参考图10-图16来描述半导体存储器装置的示例性操作。
例如，将描述这样的情形：其中，晶片级的保险丝切断信息被反映在封装级中，然后在测试模式中根据调整代码信号来进行调整。
当保险丝信号“FUSE<2:0>”为001时，第一至第三调整信息信号“CUTC0”至“CUTC2”也可以被提供为001，因此，ICS<3>可以由代码信号提供器210激活。因此，保险丝代码信号“FCS<3>”可以被激活，且由保险丝编码器264进行了编码的保险丝信号“IFUSE<3:0>”可以变为1000。然后，为了进行表示预定水平下降(例如2DN)的调整，测试模式信号“TM<2:0>”的组合可以被输入为110。这里，操作代码信号“TCS<6>”可以由第一解码器262激活。接着，激活了的操作代码信号“TCS<6>”可以由测试模式编码器266进行编码，使得加减控制信号“ITEST<2:0>”可以变为101，同时减法标记“MINUS”可以被激活。参考表2，所述加减控制信号(101)是指“2DN”。
接下来，可以将保险丝代码信号“IFUSE<3:0>”1000、加减控制信号“ITEST<2:0>”101和减法标记信号“MINUS”提供给加法器块268。
参考加法器块268的电路图，在第一编码运算的情形中，由于输入信号“IFUSE<0>”为0且输入信号“ITEST<0>”为1，所以第一运算结果信号“S0”为0。此外，通过对为0的IFUSE<0>和为1的“ITEST<0>”进行或运算，可以得到第一进位“C0”为1。
在第二编码运算的情形中，由于“IFUSE<1>”为0，且“ITEST<1>”为0，所以第二运算结果信号“S1”为1，第二进位“C1”为0。
在第三编码运算的情形中，由于“IFUSE<2>”为0，且“ITEST<2>”为1，所以第三运算结果信号“S2”为1，第三进位“C2”为0。
在最后编码运算的情形中，由于“IFUSE<3>”为1，且第三进位“C2”为0，所以第四运算结果信号“S3”为0。
因此，最终的运算结果信号“S<3:0>”为0110。
这里，要从保险丝代码信号IFUSE<3:0>1000进行调整的减数010(与十进制数2相对应)可以由下面二进制位的加法表达式5来表示。
等式5
“1000”+“1101”+“0001”
等式5的结果与加法器块268的输出结果相同，因为，当建立减法测试模式时，测试模式编码器266可用通过使用上述补码将减法测试模式转换为加减控制信号。
如果保险丝代码信号“IFUSE<3:0>”由第二解码器269解码，则可以激活“AFCS<6>”，并提供扩充的调整代码信号“CS<6>”，从而可以将电压调整期望的水平。
图17是根据另一个实施例的半导体存储器装置的另一个示例性调整电路的示意框图。图17示出这样的情形：其中，存在各种调整目标内部电压。
在图17中，可以添加各种控制信号以控制每个内部电压，其中，只提供一个计算器块260。
尽管没有显示，但测试模式控制器100(图10中)可以被配置为提供第一至第三调整基本使能信号“TMEN1”至“TMEN3”，作为与每个目标电压相对应的电压控制信号。例如，测试模式控制器100可以通过使用调整标记信号“TVTRIM”和表示每个目标电压的标记信号“TVCSUM”(图11中)来提供第一至第三调整基本使能信号“TMEN1”至“TMEN3”。
另外，多个代码信号提供器210(图11中)可以被提供来根据与各种目标电压相对应的保险丝切断信息来输出第一至第三操作代码信号“ICS<0:7>”、“IPS<0:7>”和“IBS<0:7>”。
然后，根据对每个目标电压的信号路径进行控制的第一至第三调整基本使能信号“TMEN1”至“TMEN3”的水平，可以选择性地接通传输门T1至T3。因此，第一至第三操作代码信号“ICS<0:7>”、“IPS<0:7>”和“IBS<0:7>”可以被识别为保险丝代码信号“FCS<0:7>”，然后可以被提供为通过计算器块260计算出的调整代码“CS<0:15>”、“PS<0:15>”和“BS<0:15>”。响应于第一至第三调整基本使能信号“TMEN1”至“TMEN3”，可以经由第二、第四和第六传输门TR2、TR4和TR6将调整代码“CS<0:15>”、“PS<0:15>”和“BS<0:15>”提供给第一至第三内部电压产生器310、320和330。例如，第一内部电压产生器310可以产生核电压VCORE，第二内部电压产生器320可以产生高电压VPP，而第三内部电压产生器330可以产生基底偏置电压VBB。第一至第三调整基本使能信号“TMEN1”至“TMEN3”不是同时激活的。此外，切断状态和代码值依据每个调整目标电压的水平而变化。
因此，如果存在多个调整目标电压，则可以提供与每个电压相对应的各种解码电路。然而，一个共用的计算器块260可以被配置为增加/减小目标电压的调整代码值。因此，可以根据对第一至第三内部电压产生器310、320和330的信号路径进行控制的第一至第三调整基本使能信号“TMEN1”至“TMEN3”来提供能够对目标电压进行调整的计算出的调整代码“CS<0:15>”、“PS<0:15>”和“BS<0:15>”。因此，可以提高面积效率。
虽然上面已经描述了某些实施例，但应该理解，这些实施例只是通过举例方式来描述的。因此，这里所描述的设备和方法不应该限于所描述的实施例。相反，这里所描述的装置和方法应该只限于按照结合上述描述及附图所给出的所附的权利要求书。