用于存取双向存储器的方法和装置.pdf

用于存取双向存储器的方法和装置
    【技术领域】
     本发明涉及存取双向存储器设备。背景技术 随着电子存储器接近一些极限，超出该极限其将不再能够产生如在摩尔定律中 著名地阐述的密度 / 成本 / 性能改善，大量的存储器技术正被研究作为常规硅互补金属氧 化物半导体 (CMOS) 集成电路存储器的潜在代替物。
     在被研究的存储器技术当中是许多双向存储器技术 ：利用用于编程或读存储器 设备的材料的方向特性的存储器。 即，常规存储器设备典型地例如将两个存储器状态 (memory state) 之一与电荷的存在或不存在或者与高 (high) 或低 (low) 电压相关联。 在诸 如这样的常规存储器中，存储器状态与单向特性相关联 ；电荷要么存在要么不存在 ( 例 如， DRAM、 FLASH( 闪存 )) 或者节点保持在高或低电压 ( 例如， SRAM)。 这种储存 机构的 “方向” 没有意义。 相比而言，双向存储器采用其存储器材料的某种方向方面来 存储二进制信息。 例如，可以通过在一个方向上强制电流通过双向存储器设备或者施加 一种极性的电压来写一个存储器状态，并且可以通过在相反方向上强制电流通过相同设 备或者施加相反极性的电压来写另一个存储器状态。 然后，例如可以通过向存储器设备 施加任一电压以测量与存储器状态有关的电流或者强制电流通过并测量与存储器状态有 关的电压，来感测编程的存储器状态。
     双向存储器类型包括电阻 (resistive) 随机存取存储器和磁阻随机存取存储器 ( 两 者都被称为 RRAM)、可编程金属化单元、磷族元素化物 (Pnictide) 相变存储器、聚合物 存储器、铁电随机存取存储器 (FeRAM)、离子存储器设备以及金属纳米颗粒存储单元 (memorycell)。
     RRAM 单元可以通过向单元施加相反极性的电脉冲而被分别编程为高电阻和 低电阻值。 单元的高和低电阻值被用来表示两个不同的存储器状态。 RRAM 存储 器是已知的并且例如被描述在由 W.W.Zhuang 等人在 2002 International Electron Device Meeting(IEDM) 上 提 出 的 题 为 “Novell Colossal Magnetoresistive Thin Film Nonvolatile ResistanceRandom Access Memory(RRAM)” 的论文中，该论文由此并入以供参考。
     可编程金属化单元利用在固体电解质的薄膜中纳米级数量的金属的电化学控 制。 经由通过固体电解质中金属的氧化和金属离子的还原所引起的电变化来存储信息。 这样的电变化可以通过对单元施加小电偏置来诱导。 反向偏置 (reverse bias) 将使氧化 反转直到电沉积或电镀的金属已经被去除，从而使单元返回到原始的存储器状态。 可编 程金属化单元是已知的并且例如被讨论在 Michael N.Kozicki 等人的题为″ Non-Volatile Memory Based on Solid Electrolytes， ″ 的 论 文 中、 在 Christina Schindler 等 人 在 IEEE Transactions on Electron Devices54 ：2762-2768 中的题为″ Bipolar and Unipolar Resistive Switching inCu-Doped SiO2″的文章中、以及在 Michael N.Kozicki 等人的″ Programmable Metaliization Cell Memory Based on Ag-Ge-S andCu-Ge-S Solid Electrolytes ″ 中 ( 可 从
     Institute of Electrical andElectronics Engineers( 电气和电子工程师协会 ) 获得 )，这些论文 由此并入以供参考。
     聚合物存储器展现涉及当对单元施加足够幅度的偏置电压时导电率增加的电 双稳态。 单元可以通过对设备施加相反极性的偏置电压而返回到低导电率状态。 聚 合物存储器是已知的并且例如被描述在由 American Institute of Physics 在 2006 年公开 的 Ankita Prakash 等 人 的 ″ Polymer Memory Device Based on Conjugated Polymer and GoldNanoparticles″中，该论文由此并入以供参考。
     铁 电 随机 存取存储 器 (FeRAM) 采用铁 电电 容器 来存 储数 据。 一 种极性 的 电压脉冲用来把单元编程为一个存储器状态并且可以采用相反极性的电压脉冲来把该 单元编程为另一个存储器状态。 FeRAM 是已知的并且例如被描述在 The Proceedings ofthe IEEE， Vol.88， No.5， May 2000 中公开的 AliSheikholeslami 等人的″ A Survey of CircuitInnovations in Ferroelectric Random-Access Memories″中，该论文由此并入以供参 考。
     双向存储单元可以被布置成矩形阵列，其中各个存储单元位于行 (row) 和列 (column) 地址线的交点处，其中一条线放置在另一个条之上。 通过断言 (assert) 唯一限 定阵列内单元位置的行地址线和列地址线，存取 ( 即从中读取或写到 ) 各个单元。 或者， 对于更大的带宽，一个以上列可以被并行选择到一条行线上，其中每条列线具有单独的 读和写电路。 尽管各个单元可以通过行和列地址线对的断言来唯一寻址——因为多个存 储单元共享行地址线并且多个单元共享列地址线 ( 单元不共享行和列地址线 )，但是多个 单元可以通过行或列地址线的断言而被 “部分” 选择。
     即，如果例如存储单元通过提高其列地址线的电压并降低其行地址线的电压来 选择，则共享所选择的列地址线的所有单元将使其列地址线的电压提高并且共享所选择 的行地址线的所有单元将使其行地址线的电压降低，并且在这种意义上这些非选择的单 元将被部分地选择。
     这样的部分选择造成无意存取除了目标存储单元之外的一个或多个存储单元的 风险。 这样的无意存取可能通过非法的读或写操作 ( 有时表征为误读或误写 ) 而损害存 储器数据的有效性。 电流泄露通路可能加重无意存取的风险。 这样的部分选择、泄露通 路以及无意单元存取的伴随风险可以例如通过在每个单元位置处采用一对晶体管来唯一 存取每个存储单元而被基本消除。 然而，在每个存储单元处这种选择晶体管的添加造成 以增加存储单元面积的形式的显著缺点。 提供对阵列中唯一选择的存储单元的双向写存 取且还防止双向存储单元的无意存取而不显著提高这种存储单元的面积的方法和装置因 此是高度期望的。 发明内容
     依据本发明原理的双向存储单元包括双向阈值设备 ( 诸如双向阈值开关 (ovonic threshold switch， OTS)) 和双向存储元件。 与存储元件串联的双向阈值设备隔离双向存 储元件与周围电路，并从而对于读或写而言防止对存储元件的无意存取。 可以与存储元 件串联插入一个以上 OTS 以诸如通过使用接近 Vh 的较低电压来获得更大的隔离电压或减 小的骤回 (snap-back) 并且通过使用串联的一个以上来获得充足的总电压。双向存储元件包括利用用于形成存储器设备的材料的方向特性的存储元件。 例 如，可以通过在一个方向上强制电流通过双向存储单元来写一个存储器状态并且可以通 过在相反方向上强制电流通过相同单元来写另一个存储器状态。 可选地，例如，一个极 性的电压可以施加到存储单元以把单元编程为一个存储器状态，并且可以通过向相同单 元施加相反极性的电压来编程另一个存储器状态。 然后，例如可以通过施加电压并感测 电流或者强制电流通过该单元并测量电压来感测编程的存储器状态。 依据本发明的原 理，诸如 OTS 之类的双向阈值设备提供双向存储单元内的电路隔离，从而防止双向存储 器设备的无意存取。
     依据本发明的原理，包括双向存储器和 OTS 的双向存储单元可以布置成矩形阵 列，其中各个存储单元位于行和列地址线的交点处。 通过断言唯一限定阵列内单元位置 的行地址线和列地址线，存取 ( 即从中读取或写到 ) 各个单元。 这样的阵列可以包括双 极 ( 在正向和反向施加的 ) 电流和 / 或电压源，其被配置成施加为把双向单元编程为不同 存储器状态所需的电流和 / 或电压。 依据本发明原理的双向存储器阵列也可以包括双向 开关，其实现任一极性的存取电压和 / 或电流到存储器阵列内的单元的施加。 依据本发 明的原理，可以与每个双向存储单元串联插入诸如 OTS 之类的双向阈值设备。 双向阈值 设备 (OTS) 可以被如此设置，并且偏置电压在幅度和序列上被布置，以确保不允许对未 选择的存储单元的无意存取。
     依据本发明原理的双向存储器可以尤其适合于各种电子设备中的操作，包括蜂 窝电话、射频识别设备 (RFID)、计算机 ( 便携式和其他 )、定位设备 ( 例如，全球定位系 统 (GPS) 设备、尤其那些存储和更新位置特定信息的设备 ) 以及手持电子设备 ( 包括个 人数字助理 (PDA) 和娱乐设备，例如诸如 MP3 播放器 )。 附图说明
     图 1 是依据本发明原理的双向存储单元的概念性框图 ； 图 2 是依据本发明原理的双向存储器阵列的概念性框图 ； 图 3 是依据本发明原理的双向存储器阵列的更详细框图 ； 图 4A 到 4D 是依据本发明原理的双向存储器的说明性操作的时序图 ； 图 5 是依据本发明原理的说明性双向存储单元的透视图 ；以及 图 6 是包括依据本发明原理的双向存储器阵列的电子系统的概念性框图。具体实施方式
     尽管将按照某些优选实施例来描述本发明，但是对本领域普通技术人员显而易 见的其他实施例 ( 包括没有提供本文所阐述的所有优点和特征的实施例 ) 也在本发明的范 围内。 在不偏离本发明精神或范围的情况下可以进行各种结构、逻辑、过程步骤、化学 和电学变化。 设备和电源 (supply) 的极性和类型可以以对本领域的一位合理技术人员会 显而易见的方式被替代。 例如，场效应晶体管 (FET) 可以替代双极结型晶体管 (BJT)， n 沟道设备可以替代 p 沟道设备， npn 设备可以替代 pnp 设备，例如所有都是利用电源电 压和偏置的适当调节。 尽管本文将按照 OTS 给出说明性实施例的描述，但是其他电子双 向阈值设备被预期并且落入本发明的范围内。为描述清楚和简明起见，以下详细描述中的示例说明性实施例可能关注于响应 于施加相反极性的信号而展现电阻变化的双向存储器，但是依据本发明原理的方法和设 备可以应用于采用其他属性来区分存储器状态的单向或双向存储器。 因而，本发明的范 围仅参考所附的权利要求进行限定。
     一种双向存储单元选择设备即双向阈值开关 (OTS) 非常适合用作依据本发明 原理的单向或双向存储单元中的双向阈值设备。 OTS 设备利用硫族化物材料的特性 来提供电信号的切换。 硫族化物设备的早期研究表明电切换行为，其中在施加处于或 大于活性 (active) 硫族化物材料的阈值电压的电压或者施加处于或大于活性硫族化物 材料的阈值电流的电流时诱导从 “断开 (off)” 电阻状态到 “导通 (on)” 传导状态的 切换。 这种效应是 OTS 的基础并且仍然是硫族化物材料的重要实际特征。 OTS 以快 速切换速度提供可重复切换。 例如在美国专利号 3,271,591 ；5,543,737 ；5,694,146 和 5,757,446( 其公开内容由此并入以供参考 ) 中以及在包括 S.R.Ovshinsky 的 “Reversible ElectricalSwitching Phenomena in Disordered Structures，”Physical ReviewLetters，vol.21， p.1450-1453(1969)、 S.R.Ovshinsky 和 H.Fritzsche 的 “Amorphous Semiconductors for Switching，Memory，and ImagingAppiications，” IEEE Transactions on Electron Devices， vol.ED-20， p.91-105(1973)( 其由此并入以供参考 ) 的若干期刊文章中提出 OTS 的基本 原理和操作特征。 三端 OTS 设备例如被公开在美国专利号 6,969,867 和 6,967,344 中，其 由此并入以供参考。 如本领域的一位合理技术人员将显而易见的，三端 OTS 设备可以被 用作 2 端 OTS 的可选方案进行单向或双向读和 / 或写 ( 例如，连接到电源，其导通 / 断 开由连接到第三端子的行线确定，其中电源连接到较高电压以在一个方向上写而连接到 更负电源以在相反方向上写 )。
     被称为硫族化物或硫族化物材料的、周期表的第 VI 族元素 ( 诸如 Te、 S 或 Se) 的合金可以被有利地用于阈值切换设备。
     研究了各种各样的硫族化物组分以企图优化硫族化物设备的性能特性。 硫族化 物材料一般包括硫族元素以及一种或多种化学或结构改性元素 (modifying element)。 硫 族元素 ( 例如 Te、 Se、 S) 从周期表的第 VI 列中进行选择而改性元素可以例如从周期 表的第 III 列 ( 例如 Ga、 Al、 In)、第 IV 列 ( 例如 Si、 Ge、 Sn) 或第 V 列 ( 例如 P、 As、 Sb) 中进行选择。 改性元素的作用包括提供在包括硫族元素的链之间的分支或交 联点。 第 IV 列改性剂 (modifier) 可以用作四配位 (tetracoordinate) 改性剂，其包括硫族 链 (chalcogenide chain) 内的两个配位 (coordinate) 位置和允许远离硫族链的分支或交联 的两个配位位置。 第 III 和 V 列改性剂可以用作三配位改性剂，其包括硫族链内的两个 配位位置和允许远离硫族链的分支或交联的一个配位位置。 依据本发明原理的实施例可 以包括二元、三元、四元以及更高阶硫族化物合金。 硫族化物材料的示例被描述在美国 专 利 号 5,166,758，5,296,716，5,414,271，5,359,205，5,341,328，5,536,947，5,534,712， 5,687,112 和 5,825,046 中，所述专利的公开内容全部并入本文以供参考。 硫族化物材料也 可以是反应溅射过程的产物 ：例如硫族化物氮化物或氧化物，并且硫族化物可以通过离 子注入或其他过程进行改性。
     在图 1 的概念性框图中，依据本发明原理的双向写存储单元 100 包括与双向存储 元件 104 串联连接的 OTS 102。 针对单向写存储单元的使用对本领域的合理技术人员将是显而易见的。 一个或多个 OTS 102 在第一端子 106 耦合到第一电源 SUPPLY1 而在第二端 子 108 耦合到双向存储元件 104 的第一端子 110。 这里，双向指的是存储元件的写 ；然 而，也可以在任一或两个方向上读某些存储器。 双向存储元件通过第二端子 112 耦合到 第二电源 SUPPLY2。
     依据本发明的原理，电源 SUPPLY1 和 SUPPLY2 可以通过诸如译码电路之类的 电路并且在电路的控制下耦合到存储单元 100 的相应端子，这将在与图 2 和 3 有关的讨论 中进行更详细的描述。 电源 SUPPLY1 和 SUPPLY2 可以被配置为电流源或电压源并且可 以包括电流源和电压源两者。
     另外，为了满足双向存储元件 104 的需求，每个电源 SUPPLY1 和 SUPPLY2 是双 向的。 即，每个电源可以有 “正” 或 “负” 电压 ( 极性是常规问题 ) 或者每个电源可 以供应或吸收电流。 在不同的实施例中，可以通过把各种正元件 ( 例如对应于正电压或 供应电流 ) 和负元件 ( 例如对应于负电压或吸收电流 ) 切换到电源电路中或从电源电路中 切换出各种正元件来实施电源的双向方面。
     图 2 的概念性框图提供依据本发明原理的双向阵列的概览。 例如使用对本领域 的合理技术人员已知的技术，这个阵列可以用作嵌入式存储器电路中的存储器阵列或者 现场可编程阵列。 双向存储器阵列 200 包括以交叉点阵列布置的多个双向存储单元 202。 每个单元 202 包括如在与图 1 有关的讨论中所描述的串联连接的双向存储元件和 OTS。 两个电源 SUPPLY1 和 SUPPLY2 被配置为提供正负电压和 / 或电流到阵列 200 内的选择单 元 202。 如在与图 3 的讨论有关的描述中将更详细描述的，电源 SUPPLY1 和 SUPPLY2 中的一者或两者可以包括针对特定存储器操作的部件。 例如，电源可以包括用于从存储 单元读取和向存储单元写入的以不同水平设定的特定电流源。 选择电路 201 和 203 操作 以在由电源 SUPPLY1 和 SUPPLY2 分别提供的不同电源极性之间进行选择。
     依据本发明的原理，在任何给定的存取操作 (READ( 读 ) 操作、 WRITE( 写 )0 操作或 WRITE 1 操作 ) 期间，选择电路 201 和 203 典型地选择相反极性的电源。 即，在 WRITE 1 操作期间，例如选择电路 203 可以选择正电源而选择电路 201 选择负电源以便在 适于把逻辑 “1” 写到选择的存储单元的方向上使电流通过存储单元。 在 WRITE 0 操作 期间，选择电路 203 然后可以选择负电源而选择电路 201 选择正电源，从而在与 WRITE 1 操作所要求的方向相反的方向上提供通过选择的存储单元的电流流动。 选择电路 201 和 203 使其选择基于包括如下的输入信号 ：ADDRESS( 地址 )，READ，WRITE 0 和 WRITE 1 信号。 在说明性实施例中，选择电路包括双向开关，诸如开关 204、206、208 和 210。 双向开关 204、206、208 和 210 用来选择行线和列线，其组合地选择阵列 200 内的各个存 储单元。 采用双向开关来适应存储单元 202 内的存储元件的双向性质。
     图 3 的示意图提供依据本发明原理的双向存储器阵列的说明性实施例的更详细 视图。 在这个说明性实施例中，交叉点存储器阵列 300 包括如先前所描述的由相应行线 和列线的断言所选择的双向存储单元 ( 例如，单元 2，2 由第 2 列和第 2 行线的断言进行 选择 )。 在这个说明性实施例中， Supply1 包括 READ、 WRITE 1 和 WRITE 0 电路。 READ 电路包括一对串联连接的 p 沟道 FET 302 和 304，其在 302 的源极连接到正电源电 压 V+ 并且通过 FET 304 的漏极连接到共同电源输出，该共同电源输出选择性地耦合到馈 给阵列 300 的所有列线。 在这个说明性实施例中， p 沟道 FET 304 的栅极由带隙调整器(bandgap regulator) 产生的被调整电压信号 VREGP 进行控制，其为 p 沟道 FET 304 供应稳 定的温度补偿的控制电压。 p 沟道 FET 302 的栅极由 READ 信号控制。 当促使 READ 信 号相对于电源电压 V+ 为低时，在 p 沟道 FET 304 的漏极和电源电压 V+ 之间建立低电阻 通路。 每当 READ 信号以此方式接通 p 沟道 FET 302 时，通过 FET 304 的电流由在 FET 304 的栅极处的电压 VREGP 控制。
     类似地，WRITE 1 电路包括一对串联连接的 p 沟道 FET 306 和 308，其在一端连 接到正电源电压 V+ 并且在另一端通过 FET 308 的漏极连接到共同电源输出，该共同电源 输出选择性地耦合到馈给阵列 300 的所有列线。
     在这个说明性实施例中，p 沟道 FET 308 的栅极由带隙调整器产生的被调整电压 信号 VREGP 进行控制，其为 p 沟道 FET 308 供应稳定的温度补偿的控制电压。 p 沟道 FET 306 的栅极由 WRITE1 信号控制。 当促使 WRITE1 相对于电源电压 V+ 为低时，在 p 沟道 FET 308 的漏极和电源电压 V+ 之间建立低电阻通路。 每当 WRITE1 信号以此方式接 通 p 沟道 FET 306 时，通过 FET 308 的电流由在 FET 308 的栅极处的电压 VREGP 控制。 因为对 READ 和 WRITE 1 操作的电流要求可能不同 ( 例如，为把存储元件写成低电阻状 态所需的电流可能大于为读相同存储元件所需的电流 )，所以用于产生 WRITE 脉冲的 p 沟道 FET 308 可能大于用于产生 READ 脉冲的 p 沟道 FET 304，从而在相同的 VREGP 栅 极电压下提供更大的电流。 在这个说明性实施例中，WRITE0 操作的极性与 READ 和 WRITE1 操作的极性相 反。 即，在这个示例中，Read 电流极性可以与 Write1 相同。 于是，为了读阵列 300 中的 存储单元之一的内容或者把逻辑 “1” 写到这样的单元中，电流在一个方向上流动，而为 了把逻辑 “0”写到这样的单元中，电流在相反方向上流动。 在这个实施例中，WRITE0 电路包括一对串联连接的 n 沟道 FET 310 和 312，其在一端通过 FET 310 的源极连接到负 电源电压 V-，在另一端通过 FET312 的漏极连接到共同电源节点，该共同电源节点选择 性地耦合到从阵列 300 中选择的列线，从而耦合相反极性电流到选择的存储单元进行写 0。
     n 沟道 FET 312 的栅极由带隙调整器产生的被调整电压信号 VREGN 进行控制， 其为 n 沟道 FET 312 供应稳定的温度补偿的控制电压。 n 沟道 FET 310 的栅极由 WRITE0 信号控制。 当促使 WRITE0 相对于电源电压 V- 为高时，在 n 沟道 FET 312 的源极和电 源电压 V- 之间建立低电阻通路。 每当 WRITE0 信号以此方式接通 n 沟道 FET 310 时， 通过 FET 312 的电流振幅由施加到 FET 312 的栅极的电压 VREG N 控制。
     如先前指出的，在这个说明性实施例中， READ、 WRITE1 和 WRITE0 电路的 输出可以联结到列线的共同节点 ；或者不止一组可以单独驱动列线之一或子集 ( 因此 更多列线并行有效 (active)，因而提高带宽 )。 除了确定要执行的功能以及由控制信号 READ、WRITE1 和 WRITE0 实施的电源的选择，每个列线可以具有由地址译码电路支配 的控制输入。 即，列线由源自由地址线驱动的译码器的译码信号输入进行选择。 在图 3 的说明性实施例中，译码电路 314 接收地址线 ADDRESS 并且基于在地址线 ADDRESS 上 呈现的地址信号生成列选择控制信号 CS1、CS2、...、CSn。 列选择信号 CS1、CS2、...、 CSn 控制提供对对应列线的存取的相应双向开关 BISW1、 BISW2、 ...、 BISWn。 以此方 式， READ、 WRITE1 和 WRITE0 信号确定存取信号的幅度和极性并且地址线 ADDRESS
     确定哪些列线将接收存取信号。
     在这个说明性实施例中，双向开关 BISW1、 BISW2、 ...BISWn 被实施为 CMOS 模拟开关。 CMOS 模拟开关在本领域中是已知的。 因为它们采用 p 沟道和 n 沟道 FET 二 者，所以 CMOS 模拟开关可以提供相对低电阻信号通路，而不管横跨它们强加的信号的 极性或电压。 即，当 “ON( 导通 )” 时， p 沟道和 n 沟道设备彼此补充以便在 n 沟道设 备的电阻由于横跨设备的信号电压的变化而增加时 p 沟道设备的电阻降低，反之亦然。 对于较低性能和更有限的电压范围，可以使用单个 n 或 p 沟道设备来代替并联的说明性 p 沟道和 n 沟道设备。
     一个或多个读出放大器 (sense amplifier)SENSEAMP 可以耦合到列线的共同节 点。 在信号 ( 包括 READ 和 CLOCK( 时钟 ) 信号 ) 的控制下，读出放大器 SENSEAMP 在读操作期间感测和调节所存取存储单元的内容。 来自读出放大器 SENSEAMP 的输出可 以例如被暂时存储在缓冲器 BUFFER 中。 在本发明的范围内预期其他读出放大器配置。
     在这个说明性实施例中，每个行线连接到 p 沟道 316、328、332 和 n 沟道 318、 330、334FET，其根据是否选择相应行以及是否执行 READ、WRITE0 或 WRITE1 操作而 相应地耦合行线到正或负电源。 对于 n 沟道 330、334 和 p 沟道 328、332FET 断开时，相 应的行线可能 “漂浮 (float)”。 依据本发明的原理，例如行线可以被预充电到诸如 V+/2 之类的电压。 在这个说明性实施例中，行线和列线在信号 PRECHARGE( 预充电 ) 的控 制下通过 n 沟道 FET 耦合到 V+/2。 另外，行线每当未被选择时可以被强制到诸如 V+/2 之类的中间电压。
     在说明性实施例中，可以给每行和每列添加进一步驱动器，该进一步驱动器在 每行和每列未被选择时将其强制到 V/2。 这样的驱动器可以是 N-FET，其中漏极到诸如 V/2(V++V-/2) 之类的电压而源极到行 ( 或列 )。 栅极从译码器进行控制并且每当行 ( 或 列 ) 相应未被选择时为高。
     在说明性实施例中，译码电路 314 接收包括如下的信号 ：ADDRESS，DATA( 数 据 )， READ， WRITE， CLOCK 和 ENABLE( 使能 )。 译码电路 314 采用这些信号来产 生控制信号，包括 READ， WRITE0， WRITE1， PRECHARGE， RP1...RPn， RN1...RNn 以及 CS1...CSn，其如先前所描述的那样被采用和分发给阵列。 即，例如信号 RP1-n 控制 p 沟道 FET 的栅极，p 沟道 FET 与在其栅极由信号 RN1-n 控制的 n 沟道 FET 组合产生行 选择信号 Row1-n。 信号 CS1-n 控制产生列选择信号 COL1-n 的模拟穿透式多路复用器 开关 (analog pass-through muxswitch)。 PRECHARGE 信号控制串联连接的 FET，其通过 端子 PRECOL1-n 和 PREROW1-n 把行线和列线联结到预充电电压 ( 在这个说明性实施例 中为 V/2)。
     通过使用示例，可以更好地理解在这个说明性实施例中 READ 和 WRITE 操作的 双向性质。在这个说明性实施例中，当译码器 314 把 WRITE、ADDRESS 和 DATA 信号解 析为把 “1”写到存储单元 CELL 1，1( 即，由断言第 1 行和第 1 列两者的组合所唯一寻址 的存储单元 ) 的指令时， WRITE 1 信号被断言 (WRITE 1 相对于 V+ 被驱动到 “低” )， CS 1 被断言 ( 相对于 V+ 被驱动到 “低” ) 以允许由 WRITE1 产生的脉冲 ( 按照惯例在 本文中被称为 “正” 脉冲 ) 把适当的写电流从 V+ 传送到列线 COL1。 另外， ROW1 信 号被断言 ( 通过把 Rn1 和 RP1 二者驱动到 “高”， ROW1 信号被驱动 “低” 至 V- 进行写 1 操作 )。 另一方面，为了把 “0” 写到存储单元 CELL1，1 中， WRITE 0 信号被断 言 (WRITE 0 相对于 V- 被驱动到 “高” )， CS 1 被断言 ( 相对于 V+ 被驱动到 “低” ) 以允许由 WRITE0 产生的负脉冲传送到列线 COL1，并且 ROW1 信号被断言。 即，通过 把 Rn1 和 RP1 二者驱动到 “低”， ROW1 被驱动 “高” 至 V+ 进行写 0 操作。
     图 4A-4D 的时序图说明了存取 ( 即读、写逻辑 “1” 和写逻辑 “0” ) 依据本发 明原理的双向存储单元的过程。 在这个说明性实施例中，储存器单元的双向性质表现在 如下要求 ：使用正电流脉冲 ( 如先前所指出的，术语 “正” 和 “负” 术语是常规问题 ) 来写逻辑 “1”，导致相对高电阻值 ；使用负电流脉冲来写逻辑 “0”，导致相对低电阻 值。 读操作也采用正电流脉冲，但是根据与 OTS 选择设备一起使用的存储器技术以及其 在单元内相对于本文描述的示例电路的定向而可以是负电流脉冲。
     如在与图 3 有关的讨论中所描述的，且如在图 4A-4D 的时序图中所指示的，当 不存取相关存储单元时，把行和列选择信号维持在中间电压 ( 在这个说明性实施例中为 V/2) 以进一步防止对阵列 300 内的单元的无意存取。 即，当在给定行 ROWn 上没有单元 要被选择时，相应行译码输出 RPn 和 RNn 两者可以是 “断开” ( 如同其相应 p 沟道 316 和 n 沟道 318FET 一样 ) 并且可以由预充电电路使对应的行线 ROWn 处于中间值，诸如 V/2，如在与图 3 有关的描述中更详细描述的 ( 例如，RPn、RNn 和 CSn 断开，允许诸如 在终止循环的预充电期间由生成 PRECOLn 和 PREROWn 的预充电电路把行线和列线驱动 到 V/2)。 把行线和列线维持在中间电压也限制了操作期间电压摆动的幅度，从而允许更 快、噪声减小的操作以及减小的电流消耗——从而减小功耗并且在便携式应用中提高在 充电之间可以操作设备的时间。 另外，对于处于相同电压的行和列， ( 未选择的 ) 行和 列之间的泄露被减小，进一步改善电池寿命。 在另一个说明性实施例中，未选择的行可 以处于 V/3( 当写 0 时 ) 或者 2V/3( 当读或写 1 时 )，从而导致裕度的改善以防假选择。
     图 4A 的时序图描绘了依据本发明原理的读操作，其中被读的双向存储单元 ( 例 如 CELL 1，1) 处于高电阻、逻辑 “0” RESET( 复位 ) 状态。
     在时间 t0，行 1 选择信号 ROW1 和列 1 选择信号 COL1 两者如同阵列 300 内的所 有行信号和列信号一样都处于 “预充电”电压 V/2。 在这个示例性示例中，在时间 t1 通 过把与存储单元 CELL 1，1 相关联的列线 COL1 驱动到高 ( 用电流源朝 V+ 驱动 ) 并且把 与存储单元 CELL 1，1 相关联的行线 ROW1 驱动到低 ( 到 0V)，来启动读过程。 在这个 示例性示例中，列线 COL1 被通过在时间 t0 断言 READ 信号和模拟开关控制信号 CS1 而 生成的电流脉冲充电到正电压。 即，通过分别断言行 1 和列 1 选择信号 ROW1 和 COL1， 在时间 t1 存取阵列 300 内的存储单元 CELL1，1。
     如在与图 3 有关的讨论中更详细描述的，读信号 READ 在这个说明性实施例中通 过把 p 沟道 FET 302 的栅极驱动到 “低” 电压 ( 在这个说明性示例中为 0V) 而被断言， 从而给列存取电路提供正脉冲 ( 其幅度由 VREGP 调整 )。 通过激活 ( 或不激活 ) 对应的 双向开关 ( 例如，开关 208)，由此产生的脉冲被门控——即被允许传送 ( 或被阻挡 )—— 到适当列。 在这个说明性示例中，双向开关控制信号 CS1 通过把信号驱动到 “低”电压 V- 而被断言。
     列选择信号 COL1 因此在这个说明性实施例中是 ( 通过激活 READp 沟道 FET 302 而生成的 ) 电流脉冲，其被允许通过双向模拟开关 208 传送到列线，该列线连接到阵列 300 的列 1 中所有存储单元的列输入。 行选择信号 ROW1 如在与图 3 有关的讨论中更 详细描述的那样由地址译码电路 314 生成，地址译码电路 314 采用 ADDRESS， READ， WRITE 和 DATA 输入来生成行 (RP1 和 Rn1) 控制信号。 因为在这个说明性实施例中存 储单元的极性或双向性质通过要求在相反方向上驱动电流通过设备以写 “1” 或 “0” 来 表现，所以译码的行输出 RPn 和 RNn 生成行控制信号 ROWn，其被配置为根据要执行的 存取 (READ、 WRITE0 或 WRITE1) 操作的类型而吸收或供应电流。
     然后在时间 T1，通过驱动 RN1 到高并从而接通 n 沟道 FET RN1(RP1 维持高并 且 p 沟道 FET 316 “断开” )，行线 ROW1 被驱动低至 V-( 在这个说明性实施例中为 0V) ；列线 COL 被电流脉冲充电，该电流脉冲是通过驱动 READ 信号到低 ( 接通 p 沟道 FET 302) 并且通过驱动 CS1 到低来接通双向模拟开关 208 而生成的。 在这个说明性实施 例中，用来驱动行线到低的 n 沟道 FET( 例如， n 沟道 FET 318) 由低导通电阻 (Ron) 表 征并且因此能够快速驱动行线到 0V。 另一方面，列线由具有由栅极电压 VREGP 确定的 振幅的电流源充电，并因此列线 COLn 充电比行线 ROWn 放电更加缓慢，如分别由图 4A 的渐升和陡降曲线所指示的。 在这个说明性实施例中， p 沟道 FET 304 的大小被选择成 确保对于施加的栅极电压 VREGp，通过其的电流不能在 READ 操作期间干扰阵列 300 内 的任何存储单元的存储器状态。 如本领域的技术人员将会明白的，如果用电压源更好地 读 ( 或写 ) 存储单元技术，则读或写电流源 ( 具有电压顺从性 (compliance)) 可以由电压 ( 具有电流顺从性或内部电阻 ) 替代。 横跨存储单元 CELL 1，1 的电压 Vcell 是列和行电压之间的差。 如果如在这个 示例中那样存储元件处于高电阻状态，则通过 “接地” 行线 ROW1 和对列线 COL1 电流 受限充电的组合而施加到存储单元的电压 Vcell 将分布在串联连接的 OTS 102 和双向存储 元件 104 的两端。 对于第一近似，电压的分布将与 OTS 102 和存储元件 104 的电阻成比 例。 如果它们的电阻相等，电压将被相等地分布 ；如果例如设备之一 (OTS 或存储元件 ) 展现总串联电阻的三分之一，则三分之一电压将落在其两端，等等。 在这个说明性实施 例中，存储器处于高电阻状态时，落在 OTS 两端的 ( 在时间 t2 达到的 ) 峰值读电压的比例 不足以触发 OTS。 依据本发明的原理，选择诸如峰值 READ 电压、存储元件和 OTS 的相 对电阻、以及 OTS 阈值电压之类的参数以便如果单元处于其低电阻状态则在 READ 操作 期间在 t2 触发 OTS 但是如果单元处于其高电阻状态则在 READ 操作期间不触发 OTS( 例 如，2/3( 峰值 READ) 大于或等于 OTS 的阈值电压，但是较小量 —— 1/2( 峰值 READ) 小于 OTS 的阈值电压 )。 当触发 OTS 时，列上的电压降到甚至更低的电压，其中存储器 处于低电阻状态 ( 具有横跨 OTS 的更小电压 )。 如果 OTS 的骤回就对存储器所需的要求 Vth 而言过多，骤回可以被减小同时通过使用一个或多个串联的 OTS( 每个具有较低 Vth) 诸如通过串联堆叠较薄 OTS 来保持较高 Vth。 阈值和骤回电压的调节例如在美国专利号 7,280,390 中被讨论，该专利由此并入以供参考。
     在时间 t3，锁存读输出。 t2 和 t3 之间的延迟为要存取的输出读出放大器以及为 在选择单元列处的电压平稳下来提供时间 ( 例如，如果存储元件处于低电阻状态，则 OTS 有时间触发列线并把列线下拉到将被认为低电阻状态 ( 即 “SET( 设定 )” 或逻辑 “1” 状态 ) 的电平 )。 在这个说明性实施例中， READ 信号的正向边缘可以用来锁存在这个 时间 (t3) 有效的数据。 如由标记为 DATA OUT 的迹线所示，输出数据在 t3 之前未被定
     义 ( 断面线 )，在 t3 时刻 DATA OUT 有效 ( 在这个说明性实施例中为逻辑 “0” ) 并且 READ 信号的上升沿锁存有效输出。 在这个说明性实施例中，如断面线所指示的，输入 DATA IN 未被定义，并且可以在与 DATA OUT 分离的信号线上。
     图 4B 的时序图描绘依据本发明原理的读操作，其中被读的双向存储单元 (CELL 1，1) 处于低电阻、逻辑 “1” SET 状态。
     在时间 t0，行 1 选择信号 ROW1 和列 1 选择信号 COL1 两者如同阵列 300 内的 所有行信号和列信号一样都处于 “预充电” 电压 V/2。 如上面更详细描述的，在时间 t1 通过把 RN1 驱动到高并从而接通 n 沟道 FET RN1(RP1 保持高并且 p 沟道 FET 316 “断 开” )，把行线 ROW1 驱动到 0V ；列线 COL1 被电流脉冲充电，该电流脉冲是通过驱动 READ 信号到低 ( 接通 p 沟道 FET 302) 并且通过驱动 CS1 到低来接通双向模拟开关 208 而 生成的。 对于施加的栅极电压 VREGp，调节通过 p 沟道 FET 304 的电流以避免在 READ 操作期间干扰阵列 300 内的选择存储单元的存储器状态 ；如果必要的话辅以在过多电压 或电流在存储单元中流动之前但在足够信号产生以可靠读存储器之后关断脉冲并停止读 循环。
     横跨存储单元 CELL 1，1 的电压 Vcell 是列和行电压之间的差。 通过 “接地” 行线 ROW1 和对列线 COL1 电流受限充电的组合而施加到存储单元的电压 Vcell 将分布在 串联连接的 OTS 102 和双向存储元件 104 的两端。 电压的分布将与 OTS 102 和存储元件 104 的电阻成比例。 在这个说明性实施例中，存储元件 104 展现低电阻并且大部分电压 Vcell 落在 OTS 102 的两端。 在时间 t2，横跨 OTS 102 的电压达到 OTS 102 的阈值电压 并且作为响应 OTS 触发 ( 即，进入低电阻状态 )。 因为 OTS102 和存储元件 104 两者现 在都处于低电阻状态，所以横跨存储单元的电压 Vcell 下降，如图 4B 的 Vcell 迹线所指示 的。
     在这个说明性实施例中，供应电流到列线 COL1 的 p 沟道 FET 的导通电阻大于给 行线 ROW1 放电的 n 沟道 FET 的导通电阻，因而列线电压 COL1 下降，同时行线电压基本 保持为 0V。 横跨存储单元的电压 Vcell 近似下降到 OTS 保持 (holding) 电压 (Vh)( 大约 1V) 与存储单元的电阻和通过其的电流的乘积之和，如图 4B 中标记为 Vcell 的迹线所指示 的。 这个较低电压可以在时间 t3 被感测并且被适当地解析为低电阻、 “SET”、 “1” 状态。 如先前所描述的，可以调整设计参数以便 OTS 在存储元件处于低电阻状态时触发 但是在存储元件处于高电阻状态时不触发。 在可选方案中， OTS 可以针对任一存储器状 态进行触发，其中较高电阻存储器的电压成比例地较高。 在时间 t3，锁存读输出，如在 与图 4A 有关的讨论中更详细描述的。
     图 4C 的时序图描绘依据本发明原理的写 “1” ( 低电阻 ) “SET” 操作的序 列。 在这个说明性实施例中，通过在与先前描述的读电流被强制通过单元相同的方向上 使电流强制通过存储单元，完成把存储单元编程为低电阻状态 ( 即，把逻辑 “1” 写到存 储器中 )。如先前描述的，用于把单元编程为低电阻状态的脉冲发生电路可以例如使用比 用于读这样的单元更多的电流。
     在时间 t0，行 1 选择信号 ROW1 和列 1 选择信号 COL1 两者都处于 “预充电” 电压 V/2。 在可选方案中，V/3 方法可以用来改善写裕度。 在这个说明性实施例中，在 时间 t1 通过把与存储单元 CELL 1，1 相关联的列线 COL1 驱动到高 ( 朝 V+) 并且把与存储单元 CELL 1，1 相关联的行线 ROW1 驱动到低 ( 到 0V)，来启动 WRITE 1 过程。 在 这个示例性实施例中，列线 COL1 被通过在时间 t1 断言 WRITE 1 信号和模拟开关控制信 号 CS1 而生成的电流脉冲充电到正电压。
     如标记为 COL1 的迹线所指示的，被选择的存储单元 CELL 1，1 的列线开始充 电到比 V/2 更大的正电压。 同时，由标记为 ROW1 的迹线所表示的行线从 V/2 快速放电 到 0V。 由标记为 Vcell 的迹线所表示的存储单元电压是列和行电压之间的差。
     如果存储元件 104 已经处于低电阻状态，则大部分单元电压 Vcell 将落在 OTS 102 的两端。 结果，OTS 将以相对低单元电压触发，如 COL1 和 Vcell 图中标记为 LowR 的虚线迹线所指示的。 如果另一方面存储元件 104 处于高电阻状态，单元电压 Vcell 将根 据 OTS 102 和存储元件 104 的相对电阻而分布在 OTS 102 和存储元件 104 的串联组合的两 端并且 OTS 102 将以较高单元电压触发，如 COL1 和 Vcell 迹线中标记为 high-R 的虚线迹 线所指示的。 在这两种情况下，即在存储单元的现有状态是低电阻的情况下和在存储单 元的现有状态是高电阻的情况下，OTS102 被触发并且在 OTS 触发之后充足的电流被传递 到存储元件 104 以将其编程为逻辑 “1” 低电阻状态。
     图 4D 的时序图描绘依据本发明原理的写 “0” ( 高电阻 ) “RESET” 操作的序 列。 在这个说明性实施例中，通过在与先前描述的写 “1” 电流被强制通过单元相反的 方向上使电流强制通过存储单元，完成把存储单元编程为高电阻状态 ( 即，把逻辑 “0” 写到存储器中 )。
     在时间 t0，行 1 选择信号 ROW1 和列 1 选择信号 COL1 两者都处于 “预充电” 电压 V/2。 在这个说明性示例中，在时间 t1 通过把与存储单元 CELL 1，1 相关联的列线 COL1 驱动到低 ( 朝 V-，诸如 0V) 并且把与存储单元 CELL 1，1 相关联的行线 ROW1 驱 动到高 ( 到 V+)，来启动 WRITE 0 过程。 这个偏置方案在与在 READ 或 WRITE 1 操作中 采用的方向相反的方向上产生通过存储元件 104 的电流。 在这个示例性实施例中，列线 COL1 被通过在时间 t1 断言 WRITE 0 信号和模拟开关控制信号 CS1 而生成的电流脉冲从 V/2 放电到 0V。 通过在时间 t1 断言 ( 驱动低 ) 信号 RP1，电流通过 p 沟道晶体管 316 从 V+ 电源供应通过存储元件 104。 信号 RN1 保持 “低”，因而 n 沟道 FET 318 保持 “断 开”。
     如标记为 COL1 的迹线所指示的，被选择的存储单元 CELL 1，1 的列线开始从 V/2 放电到 0V。 同时，由标记为 ROW1 的迹线所表示的行线从 V/2 快速充电到 V+。 由标记为 Vcell 的迹线所表示的存储单元电压是列和行电压之间的差。 如果存储元件 104 已经处于低电阻状态，则大部分单元电压 Vcell 将落在 OTS 102 的两端。 结果， OTS 将 以相对低单元电压触发，如 COL1 和 Vcell 图中标记为 LowR 的虚线迹线所指示的。 如果 另一方面存储元件 104 处于高电阻状态，单元电压 Vcell 将如先前所描述的那样根据 OTS 102 和存储元件 104 的相对电阻而分布在 OTS 102 和存储元件 104 的串联组合的两端并且 OTS 102 将以较高单元电压触发，如 COL1 和 Vcell 迹线中标记为 high-R 的虚线迹线所指 示的。 在这两种情况下，即在存储单元的现有状态是低电阻的情况下和在存储单元的现 有状态是高电阻的情况下， OTS 102 被触发并且在 OTS 触发之后充足的电流被传递到存 储元件 104 以将其编程为逻辑 “0” 高电阻状态。
     如先前讨论的，可以调节诸如 OTS 触发电压的幅度之类的各种参数以适合特定存储器技术的要求。 例如，与离子存储单元相关联的读和写电压是相对低电平，典型地 小于 1V。 在这样的离子存储单元的阵列中用作隔离设备的 OTS 设备可以例如被定制成 以 2V 触发。
     参考图 5，单元 500 可以形成在衬底 536 之上，其中导电字线 552 耦合到设备 556 和元件 558。 层间介质 548 可以分离集成电路部件 546 与双向存储器 550。 部件 546 可 以包括各种部件 ( 例如诸如逻辑门、微处理器或存储器 ) 中的任何部件。
     在这个说明性实施例中，选择设备 556 是由不可编程硫族化物材料形成的 OTS。 OTS 包括顶电极 571、硫族化物材料 572 和底电极 570。 在一个实施例中选择设备 556 可 以永久地处于无定形状态。 虽然说明了其中选择设备 556 位于双向存储元件 558 之上的 实施例，但是也可以使用相反的定向。 带有对称电极的典型 OTS 具有相对对称的特性。 这些例如可以通过改变这些电极来调节。 为了更好的耐久性，钨电极可以用于一者或两 者作为热沉。
     如先前指出的，双向存储元件 558 可以能够采取设定或复位状态。 在本发明的 一个实施例中，双向存储元件 558 可以包括绝缘体 562、双向存储器材料 564、顶电极 566 和阻挡膜 568。 在本发明的一个实施例中，下电极 560 可以被限定在绝缘体 562 中。
     双向材料 564 可以是由两个状态表征的适合于非易失性存储器数据储存的双向 材料。 如先前描述的，材料可以通过在一个方向上施加电压或电流而被编程为一个状态 并且由在相反方向上施加的电流或电压被编程为另一个状态。 例如可以在与写信号之一 的方向相同的方向上通过施加类似的电压或电流信号 ( 或者较小幅度之一 ) 来读取存储 器。
     可以通过对线 552 和 554 施加电压电位从而生成横跨存储器材料 564 的电压电 位，完成存储器材料的编程以更改材料的状态。 响应于施加的电压电位，电流可以流过 部分存储器材料 564。
     在说明性实施例中，通过对线 552 施加大约 0 伏特并且对上线 554 施加大约 0.5 到 3.0 伏特的电源，可以横跨部分存储器材料施加大约 0.5 到 1.5 伏特的电压电位差。 响 应于施加的电压电位而流过存储器材料 564 的电流可以用来读取或更改材料的状态。
     可以例如通过测量存储器材料的电阻来读取存储在存储器材料 564 中的信息。 作为示例，可以使用相对线 554、552 把读电流提供到存储器材料并且可以使用例如读出 放大器来对照参考电压比较横跨存储器材料的所得到的读电压。 读电压可以与存储器储 存元件展现的电阻成比例。
     为了选择由列 554 和行 552 的交点所限定的单元 550，可以触发所选择单元 550 的 OTS 556 以便提供双向存取。 选择设备 556 在被激活时允许电流在由横跨单元 550 施 加的偏压所确定的方向上流过存储元件 558 并且可以实现 READ、 WRITE 0 或 WRITE 1 操作。
     当横跨 OTS 设备 556 施加低电压时， OTS 设备 556 断开并且可以在一些实施例 中展现很高的电阻。 不管所施加的场的方向如何，情况也如此。 断开电阻可以例如在 一半阈值电压的偏压下从 105 欧姆变化到大于 109 欧姆。 诸如阈值电压之类的 OTS 设备 特性可以例如通过调节硫族化物材料 572 的组分、调节硫族化物层 572 的厚度或者 “堆 叠” OTS 设备而针对各个应用进行定制。OTS 设备 556 可以保持其断开状态直到阈值电压 VTH 或阈值电流 IT 把 OTS 设备 556 切换到高导电、低电阻导通状态。 在说明性实施例中，在接通后横跨设备 556 的电压 降到较低电压或动态电阻 ( 被称作保持电压 VH) 并且保持在那里，只要充足的电流 IH 供 应到设备。 阈值电压 VTH 和保持电压 VH 之间的差通常被称为 “骤回” 电压，并且电流 / 电压图的对应区域被称为骤回区域。 对于低 Vth，骤回可以为零。
     在操作中，施加到依据本发明原理的存储单元 500 的存取信号不会瞬时改变单 元电压。 即，在存储器存取操作的时间尺度上，存取信号把单元 500 以及相关的行线和 列线逐渐地充电到目标存取电压。 在充电过程期间，横跨单元 500 的部分电压横跨 OTS 设备 556 提高。 随着施加到单元 500 的电压提高，横跨 OTS 设备 556 的电压达到 OTS 设 备 556 的阈值电压，此时 OTS 设备 556 触发并且变成高导电，以低动态电阻 ( 诸如小于 1000 欧姆 ( 根据电极的选择和电阻 )) 骤回到 Vh。
     对于第一近似，在这个充电过程期间，落在 OTS 556 两端的单元电压的比例由 处于 “断开” 状态的 OTS 556 的电阻与存储元件 558 的电阻之比确定，其可能随着横跨 每个的变化电压而针对每个进行变化。 如先前指出的， OTS 556 的 “断开” 电阻的范围 可能高达 109 欧姆或更多，并且结果，分析通常假设只要 OTS 556 保持断开状态，则施加 到单元 500 的大部分电压落在 OTS 556 的两端，其中仅小部分单元电压被强加在存储元件 558 两端。 另外，分析通常假设 ：对于第一近似，一旦 OTS 设备 556 触发，横跨 OTS 设备 556 的电压基本保持在设备的保持电压 VH ；并且单元电压的其余部分 (Vcell-VH) 落在存 储元件 558 两端。 如先前描述的，最小电流 IH 必须被维持通过 OTS 以便横跨 OTS 设备 556 的电压降到并保持在保持电压 VH。 如果通过 OTS 设备 556 的电流 ( 例如由存储元件 558 的电阻 ) 受限于小于保持电流 IH 的值，则 OTS 设备 556 将保持 “断开” 状态，其中 电压降大于 Vh 且小于 VTH 而不大约等于 VH。
     因而，如果存储元件 558 处于高电阻状态并且在该高电阻状态下展现将通过 OTS 556 和存储元件 558 的串联连接的电流限制为小于 OTS556 的保持电流 ITH 的电阻，则 OTS 556 将保持断开并且横跨 OTS 556 的电压将保持在或小于设备的阈值电压 VTHOTS。 横跨存 储器设备的电压将是单元电压和 OTS 电压之间的差 ：Vcell-Vots。
     另一方面，如果存储器设备处于其高电阻状态但是其在该高电阻状态下展现的 电阻低得足以允许阈值电流 ITH 流动并且横跨 OTS 的电压超过 Vth，则 OTS 556 将接通 并且横跨 OTS 556 的电压将降到设备的保持电压，近似 VH 或更准确地是 ：Vh+I×dv/ di(Vh+ 通过设备的电流乘上在触发状态下时的动态电阻 )。 单元电压的其余部分将落在 存储元件 558 两端。
     类似地，如果存储元件 558 是其低电阻状态但是该低电阻状态展现将通过 OTS 556 和存储元件 558 的串联连接的电流限制为小于 OTS 设备 556 的阈值电流 ITH 的电阻，则 OTS 设备 556 将保持断开并且横跨 OTS 设备 556 的电压将保持小于或处于 OTS 设备的阈 值电压 VTHOTS。横跨存储器设备的电压将是单元电压和 OTS 电压之间的差 ：Vcell-VTHOTS。 如果存储器设备处于其低电阻状态并且其在该低电阻状态下展现的电阻低得足以允许阈 值电流 ITH 流动，则 OTS 556 将接通并且横跨 OTS 556 的电压将降到设备的保持电压 VH， 并且单元电压的其余部分将落在存储元件 558 两端。 OTS 将保持导通除非通过设备的电
     流降到其保持电流 Ih 之下。
     在其中 OTS 设备 556 展现骤回 ( 即， VTH ＞ VH) 并且在导通状态下通过骤回区 域之后存储元件 558 的电阻不如此大以防止 OTS 设备 556 阈值化的情况下，当通过设备的 电流被提高到相对高的电流水平时， OTS 设备 556 电压降保持接近保持电压。 在阈值电 流水平之上，设备触发导通并且只要多于保持电流流动，设备保持导通并且显示相对低 的有限微分电阻，其中电压降随电流的增加而增加并且截距零电流 (intercept zero current) 投影在保持电压 Vh 上。 OTS 设备 556 可以保持导通直到通过 OTS 设备 556 的电流降到 与用于形成 OTS 设备 556 的大小和材料有关的特性保持电流值之下为止。
     在本发明的一些实施例中， OTS 设备 556 不改变相位。 其永久地保持无定形并 且其电流 - 电压特性可以在其整个操作寿命中保持相同的一般形状和特性。 作为示例， 对于由具有相应原子百分比 16/13/15/1/55 的 TeAsGeSSe 形成的 0.5 微米直径设备 556， 在一个实施例中保持电流可以大约为 0.1 到 100 微安。 在这个保持电流之下，设备 556 在 低电压低场下关断并返回到高电阻状况 (regime)。 设备 556 的阈值电流一般可以有与保 持电流相同的量级。 可以通过改变过程变量 ( 诸如顶和底电极材料以及硫族化物材料 ) 来更改保持电流。 与诸如金属氧化物半导体场效应晶体管或双极结型晶体管之类的常规 存取设备相比，设备 556 可以为给定的设备区提供高 “导通电流密度”。 在一些实施例中，在 “导通” 状态下 OTS 设备 556 的较高电流密度允许较高编 程电流可用于存储元件 558。 在存储元件 558 是双向存储器的情况下，这实现较大编程电 流双向存储器设备的使用，以减小对把更多的芯片区专用于排列的单元区的需要且具有 显著节约成本和改进存储器性能的潜力。
     一种用于寻址双向存储器阵列的技术使用施加到选择列的电压 V 和施加到选择 行的零电压。 对于其中元件 558 是双向存储器的情况，电压 V 被选择为大于存取设备 556 最大阈值电压加上存储元件 558 复位最大阈值电压，但小于两倍设备 556 最小阈值电压。 换言之，所有设备 556 的最大阈值电压加上阵列内元件 558 的最大复位阈值电压可以小于 V 以确保可以选择和编程所有单元。 并且在一些实施例中 V 可以小于设备 556 的最小阈 值电压 ( 加上在阈值化 OTS 期间最小存储单元元件电压 ) 的两倍以有助于防止去选择存 储单元的假选择。 如先前描述的，所有未选择的行和列可以以 V/2 被偏置。 利用这种方 法，在未选择行和未选择列之间没有偏置电压。 这减小背景漏电流。
     在以此方式偏置阵列后，存储元件 558 可以用针对所涉及的特定存储器技术所 需的任何方式进行编程和读取。 例如，使用双向材料的存储元件 558 可以通过强制为编 程双向存储元件所需的电流进行编程或者存储器阵列可以通过强制较低电流以确定元件 558 电阻进行读取。
     依据本发明原理的双向存储器阵列可以采用外围导电线来互连存储元件并且使 用通孔来连接位于双向存储器阵列的不同层上的导电线和线段。 另外，这样的存储器阵 列可以采用 “共享的” 地址线。 地址线的共享和外围互连线的使用在本领域中是已知 的并且例如被公开在公开号 2006/0120136、申请号 11/202,428、题为 “Shared Address LinesFor Crosspoint Memory” 的公开美国专利申请中，该申请由此并入以供参考。
     依据本发明原理的双向存储器阵列也可以彼此层状堆叠。 存储器设备的这样 堆叠在本领域中是已知的并且例如被公开在题为 “MemoryHaving Access Devices Using
     Phase Change Material Such AsChalcogenide”的美国专利号 6,795,338 中，该申请由此并入 以供参考。
     在与先前图有关的讨论中描述的双向存储器设备可以被特别有利地用于各种各 样的系统。 图 6 的示意图将用来说明设备在若干这样的系统中的使用。 图 6 的示意图包 括许多部件和设备，其中一些将被用于依据本发明原理的系统的具体实施例而其他未被 使用。 在其他实施例中，可以采用其他类似的系统、部件和设备。 一般而言，系统包括 被配置成连同存储器一起操作的逻辑电路。 逻辑电路可以例如是分立的、可编程的、专 用的或者以微处理器的形式。 并且本文的实施例也可以被用在芯片内或连接到这样的电 路。
     图 6 的示例性系统仅为了描述目的。 尽管该描述可以引用通常在描述特定计算 机、通信、跟踪和娱乐系统中使用的术语，但是描述和概念等同地应用于包括具有不同 于图 6 所说明的架构的系统的其他系统。 在各种实施例中，电子系统 600 可以被实施为 例如通用计算机、路由器、大规模数据储存系统、便携式计算机、个人数字助理、蜂窝 电话、电子娱乐设备 ( 诸如音乐或视频回放设备或电子游戏机 )、微处理器、微控制器或 射频识别设备。 图 6 中所描绘的任何或所有部件可以例如采用具有双向硫族化物电子设 备选择开关 ( 诸如基于硫族化物的阈值开关 ) 的存储器。
     在说明性实施例中，系统 600 可以包括中央处理单元 (CPU)605，其可以与微处 理器、用于临时储存信息的随机存取存储器 (RAM)610、以及用于永久储存信息的只读 存储器 (ROM)515 中的一些或所有一起实施。 提供存储器控制器 620 来控制 RAM 610。 依据本发明的原理，任何存储元件 ( 例如 RAM 或 ROM) 的全部或任何部分可以被实施为 使用与双向存储器串联的 OTS 的存储器。
     依据本发明原理的电子系统 600 可以是用作 CPU 605 的微处理器与用作 RAM 610 和 / 或 ROM 615 或者用作其部分的存储器组合。 在该说明性示例中，微处理器 / 硫 族化物选择开关组合可以是独立的，或者可以与其他部件 ( 例如图 6 中仍待描述的那些部 件 ) 一起操作。
     在本发明范围内的实施方式中，总线 630 互连系统 600 的部件。 提供总线控制 器 625 以控制总线 630。 中断控制器 635 可以或不可以用于从系统部件接收和处理各种 中断信号。 例如，在依据本发明原理的系统的大规模实施方式 ( 诸如独立计算机、路由 器、便携式计算机或数据储存系统的大规模实施方式 ) 中可以采用诸如总线 630、总线控 制器 625 以及中断控制器 635 之类的部件。
     大容量储存器可以由磁盘 642、 CD ROM 647 或硬盘驱动器 652 提供。 可以经 由可移动介质 ( 例如磁盘 642 和 CD ROM 647) 与系统 600 交换数据和软件。 磁盘 642 可 插入到磁盘驱动器 641 中，其又通过控制器 640 连接到总线 630。 类似地，CD ROM 647 可插入到 CD ROM 驱动器 646，其又通过控制器 645 连接到总线 630。 硬盘 652 是由控 制器 650 连接到总线 630 的固定盘驱动器 651 的一部分。 尽管在依据本发明原理的系统 的该描述中采用储存器设备的常规术语 ( 例如磁盘 )，但是任何或所有储存器设备可以使 用 OTS 作为与依据本发明原理的双向存储器串联的选择设备来实施。 可移动储存器可以 由将具有依据本发明原理的双向存储器的 OTS 用作储存介质的非易失性储存器部件 ( 诸 如拇指驱动器 (thumb drive)) 来提供。 例如将这样的存储器用作常规可移动存储器 ( 例如盘或 CD ROM 或拇指驱动器 ) 的 “即插即用” 代替物的储存系统可以模仿现有的控制 器以例如为诸如控制器 640、645 和 650 之类的控制器提供透明接口。
     可以由多个设备中的任一个来提供对系统 600 的用户输入。 例如，由控制器 655 将键盘 656 和鼠标 657 连接到总线 630。 如所示的那样，可以充当麦克风和扬声器的音 频换能器 696 由音频控制器 697 连接到总线 630。 诸如笔和 / 或小型报 (tabloid) 之类的 其他输入设备可以连接到总线 630 并且根据需要连接到适当的控制器和软件以用作输入 设备。 提供 DMA 控制器 660 以执行对 RAM 610 的直接存储器存取，如先前所描述的那 样，RAM 可以整体或部分使用依据本发明原理的所述存储器设备来实施。 视觉显示由控 制显示器 670 的视频控制器 665 来产生。 显示器 670 可以有适合于给定应用的任何尺寸 或技术。
     例如，在蜂窝电话或便携式娱乐系统实施例中，显示器 670 可以包括一个或多 个相对小 ( 例如每一侧大约几英寸 ) 的 LCD 显示器。 在大型数据储存系统中，显示器 可以例如被实施为大型多屏液晶显示器 (LCD) 或包括量子点 OLED 的有机发光二极管 (OLED)。
     系统 600 还可以包括通信适配器 690，其允许系统互连到局域网 (LAN) 或广域 网 (WAN)，示意性地由总线 691 和网络 695 示出。 输入接口 699 结合输入设备 693 来操 作以准许用户将信息 ( 无论是命令和控制、数据还是其他类型的信息 ) 发送到系统 600。 输入设备和接口可以是多个常见接口设备 ( 例如操纵杆、触摸垫、触摸屏、语音识别设 备或其他已知的输入设备 ) 中的任何一个。 在依据本发明原理的系统的一些实施例中， 适配器 690 可以与收发器 673 和天线 675 一起操作以例如在蜂窝电话、 RFID 和 wifi 计算 机实施方式中提供无线通信。
     系统 600 的操作一般由操作系统软件来控制和协调。 该操作系统控制系统资源 的分配并且执行诸如处理调度、存储器管理、联网和 I/O 服务等等之类的任务。 特别 地，存在于系统存储器中并且在 CPU 605 上运行的操作系统协调系统 600 的其他元件的操 作。
     在依据本发明原理的系统 600 的说明性手持电子设备实施例中，诸如蜂窝电 话、个人数字助理、数字组织器、膝上型计算机、手持信息设备、手持娱乐设备 ( 诸如 播放音乐和 / 或视频的设备 )、小型输入设备 ( 诸如键区、功能键和软键 )( 这些都是本领 域已知的 ) 可以代替例如控制器 655、键盘 656 和鼠标 657。 具有发射机、记录能力等等 的实施例也可以包括麦克风输入 ( 未示出 )。
     在依据本发明原理的系统 600 的说明性 RFID 发射机应答器实施方式中，天线 675 可以被配置成以频率 F1 拦截来自基站的询问信号。 所拦截的询问信号然后将被传导 到调谐电路 ( 未示出 )，其接受信号 F1 并且拒绝所有其他信号。 然后该信号传到收发 器 673，在所述收发器 673 中以已知的方式检测、放大并整形包括询问信号的载波 F1 的 调制。 然后检测到的询问信号传到译码器和逻辑电路，其可以被实施为例如低功率应用 中的分立逻辑，或者被实施为如先前所描述的微处理器 / 存储器组合。 询问信号调制可 以将代码定义成从依据本发明原理的 OTS 选择的存储器中读出数据或者将数据写入到其 中。 在该说明性实施例中，以第二载波频率 F2 把从存储器读出的数据作为 “应答”信号 在天线 675 上传送给收发器 673。 在无源 RFID 系统中，从询问信号导出功率并且依据本发明原理的存储器特别适合于这种使用。