内部电压发生电路 【技术领域】
本发明涉及一种利用了升压电路的内部电压发生电路。
背景技术
近年来，对作为非易失性半导体存储装置的闪存提出了以下要求：以单一电源电压或低电源电压读出数据、改写数据。一般来说，在实施各个动作时需要一种升压电路，以片上(on-chip)方式提供升压电压或负升压电压。此外，在进行CMOS处理时，升压电路发生的电压被作为电源用于模拟电路的特性改善。
图9表示专利文献1所述的内部电压发生电路900的构成。内部电压发生电路900包括：第1升压电路901，同步于时钟信号CLK和互补时钟信号XCLK进行升压动作，向第1输出节点N1输出第1升压电压VPUMP1；第2升压电路902，同样是同步于时钟信号CLK和互补时钟信号XCLK进行升压动作，向第2输出节点N2输出第2升压电压VPUMP2；和高压开关电路903，将第1输出节点N1与第2输出节点N2之间置为导通状态或非导通状态。
第1升压电路901，包括：第1高压检测电路904，当第1控制信号PPE1被激活时，检测第1升压电压VPUMP1的电压水平，将第1检知信号CKE1设定为活性状态或非活性状态；第1CLK门电路905，根据第1检知信号CKE1，将时钟信号CLK和XCLK作为第1升压时钟信号PCK1和XPCK1输出；和第1电荷泵(charge pump)电路906，同步于第1升压时钟信号PCK1和XPCK1进行升压动作，向第1输出节点N1输出第1升压电压VPUMP1。
第2升压电路902，包括：第2高压检测电路907，当第2控制信号PPE2被激活时，检测第2升压电压VPUMP2的电压水平，将第2检知信号CKE2设定为活性状态或非活性状态；第2CLK门电路908，根据第2检知信号CKE2，将时钟信号CLK和XCLK作为第2升压时钟信号PCK2和XPCK2输出；和第2电荷泵电路909，同步于第2升压时钟信号PCK2和XPCK2进行升压动作，向第2输出节点N2输出第2升压电压VPUMP2。
高压开关电路903，由相对第1控制信号PPE1互补的控制信号XPPE1、和相对第1检知信号CKE1互补的检知信号XCKE1控制，在内部电压发生电路900开始动作时，将第1输出节点N1与第2输出节点N2之间置为导通状态，在第1输出节点N1的电压水平达到规定电压水平之后，将第1输出节点N1与第2输出节点N2之间置为关断状态。
图10是第1电荷泵电路906的具体构成。它构成为4段1列，包括：同步于第1升压时钟信号PCK1和XPCK1升压的升压电容Ca1～Ca4；将升压后的电荷从前段传至后段的电荷转送晶体管Ta1～Ta4；和防止第1输出节点N1的电荷逆流的防逆流电路Ta5。
图11是第2电荷泵电路909的具体构成。它构成为6段1列，包括：同步于第2升压时钟信号PCK2和XPCK2升压的升压电容Cb1～Cb6；将升压后的电荷从前段传至后段的电荷转送晶体管Tb1～Tb6；和防止第2输出节点N2的电荷逆流的防逆流电路Tb7。
这里，第1和第2电荷泵电路906、909，都是在第1和第2输入端子NIN1、NIN2上被供给电源电压VDD，发生第1和第2升压电压VPUMP1、VPUMP2。设第1和第2电荷泵电路906、909它们的输出电压、输出电流的关系如下。即，设第1电荷泵电路906的升压电压VPUMP1比第2电荷泵电路909的升压电压VPUMP2低，且第1电荷泵电路906的电流供给能力IPUMP1比第2电荷泵电路909的电流供给能力IPUMP2大。另外，例如，设第1电荷泵电路906的升压电容Ca1～Ca4的电容值为5pF，设第2电荷泵电路909的升压电容Cb1～Cb6的电容值为1pF。
图12是图9～图11的动作波形，利用图12，对升压动作进行简单说明。
[时刻T0]
表示电路的初始状态，第1控制信号PPE1和第2控制信号PPE2都是“L”。
[时刻T1]
在时刻T1，第1控制信号PPE1由“L”变为“H”。这时，第1输出节点N1的第1升压电压VPUMP1，尚未达到第1目标电压VPP1_TARGET，第1高压检测电路904输出“L”作为第1检知信号CKE1。从而，第1CLK门电路905，输出时钟信号CLK和XCLK作为第1升压时钟信号PCK1和XPCK1，第1电荷泵电路906同步于第1升压时钟信号PCK1和XPCK1，开始升压动作。
同样，第2控制信号PPE2由“L”变为“H”。这时，第2输出节点N2的第2升压电压VPUMP2也尚未达到第2目标电压VPP2_TARGET，第2高压检测电路907，输出“L”作为。从而，第2CLK门电路908，输出时钟信号CLK和XCLK作为第2升压时钟信号PCK2和XPCK2，第2电荷泵电路909同步于第2升压时钟信号PCK2和XPCK2，开始升压动作。
根据上述内容，由于第1检知信号CKE1为“L”，所以，相对于它互补的检知信号XCKE1是“H”，高压开关电路903是导通状态。从而，通过第1电荷泵电路906和第2电荷泵电路909双方，开始对第1输出节点N1和第2输出节点N2的充电。
[时刻T2]
在时刻T2，高压开关电路903维持导通状态，通过第1电荷泵电路906和第2电荷泵电路909，第1输出节点N1和第2输出节点N2被以相同的速度充电。
[时刻T3]
在时刻T3，第1升压电压VPUMP1达到第1目标电压VPP1_TARGET后，这时，第1高压检测电路904的第1检知信号CKE1由“L”变为“H”，第1CLK门电路905将第1升压时钟信号PCK1固定在“L”，将其互补信号XPCK1固定在“H”。从而，第1电荷泵电路906的升压动作被停止，同时，高压开关电路903由导通状态变为非导通状态，第1输出节点N1和第2输出节点N2被切断。
在从时刻T1至时刻T3的高压开关电路903为导通状态的“Phase1”期间，电流供给能力较低的第2电荷泵电路909的第2输出节点N2，被电流供给能力较高的第1电荷泵电路906急速充电到第1目标电压VPP1_TARGET。时刻T3以后，高压开关电路903为非导通状态，进入第1电荷泵电路906和第2电荷泵电路909分别动作的“Phase2”。
[时刻T4]
在时刻T4，第2输出节点N2仅由第2电荷泵电路909充电，其升压电容Cb1～Cb6是具有第1升压电容Ca1～Ca4(＝5pF)的第1电荷泵电路906的1/5(＝1pF)，在时刻T5，达到第2目标电压VPP2_TARGET。在仅使用电流供给能力较低的第2电荷泵电路909对第2输出节点N2进行充电的Phase2中，第2输出节点N2的单位时间的电压变化，与Phase1相比急剧减小。
此后，第1检知信号CKE1随第1输出节点N1的电压输出水平而形成逻辑翻转，第2检知信号CKE2随第2输出节点N2的电压输出水平而形成逻辑翻转。重复第1电荷泵电路906和第2电荷泵电路909的间歇性动作，保持各个电压水平。
如上所述，通过将电流供给能力较高的第1电荷泵电路906的第1输出节点N1、和电流供给能力较低的第2电荷泵电路909的第2输出节点N2用高压开关电路903控制为导通/非导通状态，从而能够在抑制内部电压发生电路900面积增大的基础上，缩短电流供给能力较低地第2电荷泵电路909在第2输出节点N2的电压设置时间。
[专利文献1]特开平11-134892号公报
但是，上述现有例的内部电压发生电路900存在以下课题：在实现缩短Phase2中的第2电荷泵电路909的设置时间时，仅仅是为了缩短设置时间，有时就要增大图11所示的第2升压电容Cb1～Cb6，使利用效率很低的电路增加。此外，还有一个课题是，在为缩短上述设置时间而增加第2升压电容Cb1～Cb6的情况下，在第2电荷泵电路909的第2输出节点N2，需要用来抑制该第2输出节点N2的脉动的平滑电容，因而电路面积会增大。
【发明内容】
根据本发明的一个方面，内部电压发生电路采用的构成是，具有第1电压与第1端子之间的第1升压电路；所述第1端子与第2端子之间的第2升压电路；将输入所述第1升压电路的第1时钟信号分频，生成第2时钟信号的分频电路；和选择所述第1时钟信号或所述第2时钟信号的其中之一，输出至所述第2升压电路的缓冲电路。
此外，根据本发明的另一方面，内部电压发生电路采用以下构成：具有根据第1电压生成第2电压的第1电荷泵电路；根据所述第2电压生成第3电压的第2电荷泵电路；将第1时钟信号分频并生成第2时钟信号的分频电路；和选择所述第1时钟信号或所述第2时钟信号的其中之一，生成第3时钟信号的缓冲电路。所述第2电荷泵电路被输入所述第3时钟信号。
此外，根据本发明的又一方面，内部电压发生电路采用以下构成：具有根据第1电压生成第2电压的第1电荷泵电路；和根据所述第2电压生成第3电压的第2电荷泵电路。输入所述第2电荷泵电路的时钟信号，其频率被根据某个控制信号切换。
根据本发明的内部电压发生电路的构成，用第1升压电路的第1电荷泵电路的升压电压，作为第2升压电路中的电流供给能力较小的第2电荷泵电路的输入电压，由高压检测电路来控制各个充电泵，再将供给第2电荷泵电路的升压时钟信号分频，从而可以缩短第2电荷泵电路的设置时间，在设置结束后，能够将电流供给集中于第1电荷泵电路的输出负载，提供更为稳定的升压电压和升压电流。
此外，假设还具有比较第1时钟信号和第2时钟信号，并控制所述缓冲电路的输出选择定时的时钟比较电路，在它们均为“H”或“L”时进行时钟信号与分频时钟信号的切换，可以防止升压时钟信号的周期一时性变短，抑制输出电压变动的增加。
【附图说明】
图1是本发明的第1实施方式的内部电压发生电路的构成框图。
图2是表示图1中的分频电路的具体构成例的电路图。
图3是表示图1中的缓冲电路的具体构成例的电路图。
图4是表示图1中的第2电荷泵电路的具体构成例的电路图。
图5是表示图1的内部电压发生电路的动作的时序图。
图6是本发明的第2实施方式的内部电压发生电路的构成框图。
图7是表示图6中的时钟比较电路的具体构成例的电路图。
图8是表示图6的内部电压发生电路的动作的时序图。
图9是表示内部电压发生电路的现有例的构成框图。
图10是表示图9中的第1电荷泵电路的具体构成例的电路图。
图11是表示图9中的第2电荷泵电路的具体构成例的电路图。
图12是表示图9的内部电压发生电路的动作的时序图。
图中：
100-内部电压发生电路，101-第2升压电路，102-分频电路，103-缓冲电路，104-第2电荷泵电路，200-内部电压发生电路，201-时钟比较电路，900-内部电压发生电路，901-第1升压电路，902-第2升压电路，903-高压开关电路，904-第1高压检测电路，905-第1CLK门电路，906-第1电荷泵电路，907-第2高压检测电路，908-第2CLK门电路，909-第2电荷泵电路。
【具体实施方式】
下面，参照附图，对本发明的实施方式进行详细说明。另外，对于图中相同或相当的部分将附加相同的符号，其说明不再重复。
(第1实施方式)
<构成>
图1表示本发明的第1实施方式的内部电压发生电路100的构成。该内部电压发生电路100，包括由第1控制信号PPE1驱动的第1升压电路901；和由第2控制信号PPE2驱动的第2升压电路101，它向第1升压电路901的第1输出节点N1输出第1升压电压VPUMP1，向第2升压电路101的第2输出节点N2输出第2升压电压VPUMP2。102是一分频电路(FDIV)，其根据控制信号FDE将时钟信号CLK进行N分频(N为2以上的自然数)，并输出分频时钟信号FCK；103是一缓冲电路(BUF)，其根据控制信号FDE，将时钟信号CLK或分频时钟信号FCK之一作为时钟信号SCK输出，同时输出相对于该时钟信号SCK互补的时钟信号XSCK。104是第2电荷泵电路，将第1升压电路901的第1升压电压VPUMP1作为输入电压，发生第2升压电压VPUMP2。
图2是分频电路102的构成例。105是触发器电路，在控制信号FDE为“L”时，它是复位状态，端子Q输出“L”。另一方面，端子NQ是相对于端子Q互补的信号端子，在复位状态下，端子NQ输出“H”。在控制信号FDE为“H”时，以时钟信号CLK的上升沿作为触发，将端子Q逻辑翻转。由此，输出频率为时钟信号CLK一半的分频时钟信号FCK。也就是说，当时钟信号CLK的频率为fclk时，分频时钟信号FCK的频率为fclk/2。
图3是缓冲电路103的构成例。107～111是逻辑元件，FDE为“L”时，其中一个输入逻辑元件107有效，时钟信号CLK被选择，并被作为时钟信号SCK被输出，同时，输出相对于时钟信号SCK互补的时钟信号XSCK。FDE为“H”时，另一个输入逻辑元件108有效，分频时钟信号FCK被选择，并被作为时钟信号SCK被输出，同时，输出相对于时钟信号SCK互补的时钟信号XSCK。
图4是2段1列的第2电荷泵电路104的构成例。Cc1～Cc2是被第2升压时钟信号PCK2和XPCK2升压的升压电容；Tc1～Tc2是被二极管连接，将电荷从前段传至后段的电荷转送晶体管；Tc3是防止升压电压VPUMP2的逆流的防逆流电路。这里，第2电荷泵电路104，将第1电荷泵电路906的第1升压电压VPUMP1作为输入电压，发生电压水平比第1升压电压VPUMP1高的第2升压电压VPUMP2。也就是说，第2电荷泵电路104的升压电压VPUMP2是：
VPUMP2＝VPUMP1+Vα
这里，Vα是第2电荷泵电路104中的电压上升量。
另外，分频电路102不限于图2的那一个，只要具有相同功能即可，另外，也可以不是1/2分频，而是1/N分频(N为2以上的自然数)。也可以用分频电路102生成互补的时钟信号。
此外，电荷泵电路906、104的列数、段数是一个实例，也可以不限于此，对于构成来说，只要具有相同功能即可。此外，虽然作为一例，是成对地设置了第1升压电路901和第2升压电路101，但也可以具备多个第2升压电路101的电荷泵电路，将各个的电荷泵电路与第1输出节点N1连接。在这种情况下，公用分频电路102和缓冲电路103，或者具备多个分频电路102和缓冲电路103，都可以获得相同效果。
下面，边参照图5，边说明图1至图4所示的内部电压发生电路100的动作。这里，作为第1和第2电荷泵电路906、104的输出电压、输出电流的关系，设第1电荷泵电路906的第1升压电压VPUMP1比第2电荷泵电路104的第2升压电压VPUMP2低，且第1电荷泵电路906的电流供给能力IPUMP1比第2电荷泵电路104的电流供给能力IPUMP2大。
[时刻T0]
表示电路的初始状态，第1控制信号PPE1和第2控制信号PPE2都是“L”。
[时刻T1]
在时刻T1，第1控制信号PPE1由“L”变为“H”。这时，第1输出节点N1的第1升压电压VPUMP1尚未达到第1目标电压VPP1_TARGET，第1高压检测电路904输出“L”作为第1检知信号CKE1。从而，第1CLK门电路905，输出时钟信号CLK和XCLK作为第1升压时钟信号PCK1和XPCK1，第1电荷泵电路906同步于第1升压时钟信号PCK1和XPCK1，开始升压动作。
同样，第2控制信号PPE2由“L”变为“H”。这时，第2输出节点N2的第2升压电压VPUMP2也尚未达到第2目标电压VPP2_TARGET，第2高压检测电路907，输出“L”作为第2检知信号CKE2。此外，由于控制信号FDE为“L”，所以，分频电路102将分频时钟信号FCK固定在“L”，缓冲电路103输出时钟信号CLK，作为给第2CLK门电路908的时钟信号SCK。
从而，第2CLK门电路908，输出时钟信号SCK和XSCK作为第2升压时钟信号PCK2和XPCK2，第2电荷泵电路104同步于第2升压时钟信号PCK2和XPCK2，开始升压动作。
[时刻T2]
在时刻T2，第1电荷泵电路906，被输入第1升压时钟信号PCK1和XPCK1，向第1输出节点N1输出第1升压电压VPUMP1，第2电荷泵电路104被输入第2升压时钟信号PCK2和XPCK2，向第2输出节点N2输出第2升压电压VPUMP2(＝VPUMP1+Vα)。至此，第2升压电压VPUMP2和第1升压电压VPUMP1的设置(set up)时间几乎相等。
[时刻T3]
在时刻T3，第1输出节点N1的第1升压电压VPUMP1达到第1目标电压VPP1_TARGET后，第1高压检测电路904的第1检知信号CKE1由“L”变为“H”。所以，通过第1CLK门电路905，第1升压时钟信号PCK1被固定在“L”，其互补信号XPCK1被固定在“H”，第1电荷泵电路906的升压动作被停止。另一方面，由于第2输出节点N2的第2升压电压VPUMP2尚未达到第2目标电压VPP2_TARGET，所以升压动作继续。从而，在第2升压电压VPUMP2的电压上升时，没有源于第1电荷泵电路906的上升，电流供给能力仅依靠第2电荷泵电路104，所以，电压上升速度下降。也就是说，到时刻T3为止，与现有例同样，是借助另一个电荷泵电路906的辅助进行升压的“Phase1”，时刻T3以后，变为没有另一个电荷泵电路906的辅助的“Phase2”。
[时刻T4]
在时刻T4，第2输出节点N2的第2升压电压VPUMP2达到第2目标电压VPP2_TARGET。因此，第2电荷泵电路104的升压动作停止。但是，第2升压电压VPUMP2在第1升压电压VPUMP1达到第1目标电压VPP1_TARGET之前，电压的上升速度几乎与第1升压电压VPUMP1的相等，设置时间缩短。此外，当然，在第2电荷泵电路104停止期间，也就没有第2电荷泵电路104所带来的对第1电荷泵电路906的第1升压电压VPUMP1的电荷消耗，因此，可以将供给第2电荷泵电路104的电荷提供给第1电荷泵电路906的输出负载，提高第1升压电路901的使用效率。
[时刻T5]
在时刻T5，第1升压电压VPUMP1低于第1目标电压VPP1_TARGET后，第1检知信号CKE1由“L”变为“H”，第1电荷泵电路906的升压动作重新开始。
[时刻T6]
在时刻T6，控制信号FDE由“L”变为“H”后，分频电路102被驱动，对时钟信号CLK进行2分频，输出分频后的时钟信号FCK。同时，缓冲电路103，从时钟信号CLK切换为分频时钟信号FCK，作为给第2CLK门电路908的时钟信号SCK，开始输出。这样，作为第2电荷泵电路104的第2升压时钟信号PCK2和XPCK2，被提供基于分频时钟信号FCK的时钟信号SCK和XSCK。因此，在第2电荷泵电路104开始升压动作时，不会急剧使用第1输出节点N1的电荷，所以，即便为了缩短第2输出节点N2的设置时间而增加第2电荷泵电路104的升压电容Cc1、Cc2，也可以保持第1输出节点N1的电位稳定，进而，能够借助第1电荷泵电路906的电流供应能力IPUMP1实现稳定的电荷供应。
此后，第1电荷泵电路906，根据第1输出节点N1的第1升压电压VPUMP1的电压水平进行间歇性动作，同样，第2电荷泵电路104根据第2输出节点N2的第2升压电压VPUMP2的电压水平进行间歇性动作。在此期间，在时刻T7，第2检知信号CKE2下降，在时刻T8，第1检知信号CKE1下降，在时刻T9，第1检知信号CKE1上升。
另外，通过使分频电路102、缓冲电路103的双方或一方与第2高压检测电路907的第2检知信号CKE2同步，可以减少消耗电流。
<效果>
如上所述，通过用第1电荷泵电路906的第1升压电压VPUMP1，作为电流供给能力较小的第2电荷泵电路104的输入电压，通过不同的高压检测电路904、907控制各个电荷泵电路906、104，进而将供给第2电荷泵电路104的升压时钟信号分频，从而可以缩短第2电荷泵电路104的设置时间。此外，在设置结束后，可以将电流供给集中于第1电荷泵电路906的输出负载，而且，由于在第2电荷泵电路104动作的情况下，也降低了升压时钟信号的频率，所以可以抑制第1电荷泵电路906输出电压的变动，提供更为稳定的升压电压和升压电流。
(第2实施方式)
图6所示的内部电压发生电路200是第2实施方式，相对于第1实施方式所示的图1，其不同点在于：通过时钟比较电路(CMP)201来控制缓冲电路103，该时钟比较电路201对时钟信号CLK和分频时钟信号FCK进行比较，输出新的控制信号FCE。如图7所示，对于时钟比较电路201，在时钟信号CLK和分频时钟信号FCK都为“H”时，运算电路202的输出为“H”，被输入锁存电路203的时钟端子，将被作为数据信号输入的控制信号FDE(＝“H”)，通过端子Q作为新的控制信号FCE输出。其结果，通过缓冲电路103，时钟信号CLK与分频时钟信号FCK得到切换。
图8是时序图，相对于图5，追加了时刻T6a。在时刻T6，虽然控制信号FDE发生了逻辑变化，但由于时钟信号CLK和分频时钟信号FCK都是“L”，所以，新的控制信号FCE仍输出“L”。在时刻T6a，时钟信号CLK和分频时钟信号FCK都是“H”，所以控制信号FDE(＝“H”)有效，新的控制信号FCE发生逻辑变化，通过缓冲电路103，被作为基于分频时钟信号FCK的给第2CLK门电路908的时钟信号SCK和XSCK输出。
另外，通过使分频电路102、缓冲电路103、时钟比较电路201的全部或其中之一，与第2高压检测电路907的第2检知信号CKE2同步，可以减少消耗电流。
根据以上内容，通过在时钟信号CLK和分频时钟信号FCK都为“H”或“L”时执行它们的切换，可以防止短时间缩短给第2CLK门电路908的时钟信号SCK和XSCK的周期，抑制输出电压变动的增加。
另外，虽然已经说明的是利用单相时钟信号CLK和XCLK的实施方式，但可以明确的是，在第1和第2电荷泵电路906、104为多列构成的情况下，通过将多相时钟信号供给对应的电荷泵电路，也能得到同样的功能和效果。
[工业上的利用可能性]
本发明的内部电压发生电路，作为非易失性半导体存储装置的电源发生电路等是很有用的。此外，它也可以应用于DRAM等易失性半导体存储装置，或液晶装置、便携式机器的电源电路等。