ZnO基粉末靶及薄膜晶体管有源层的制备方法 技术领域：
本发明属于半导体器件领域，尤其涉及一种粉末靶及其制备方法、以及ZnO基薄膜晶体管有源层的制作方法。
背景技术：
ZnO基TFT被认为是最有可能取代当前大规模产业化的a-Si:H TFT的下一代MOSFET，在最近几年引起普遍的关注。已臻成熟的a-Si:H TFT逐渐显露出其局限性，主要是低的迁移率和不透明性，从而器件的响应速度和开口率受到限制。a-Si:H TFT的第二个突出问题是带隙小(1.7eV)，需要黑矩阵来阻挡可见光照射，以免产生额外的光生载流子，这就增加了工艺的复杂性和成本。如果不采用黑矩阵，只能采用底栅的结构形式。a-Si:H TFT的第三个问题是在使用一段时间后器件的阈值电压会发生明显漂移。a-Si:H TFT还有一个问题是，由于迁移率低，难于实现OLED屏的驱动，对屏的发光效率有更高的要求。因此，开发性能更优的薄膜晶体管以取代当前的a-Si:H TFT是平板显示技术发展的必然要求。目前，低温多晶硅TFT、有机TFT和ZnO基TFT是最被看好的下一代薄膜晶体管，世界上一些著名大学、公司纷纷投入大量的人力、物力进行开发。低温多晶硅TFT的迁移率高、性能稳定，但目前制造工艺上还存在未攻克的问题，特别是晶化工艺，另一个问题是TFT特性的均匀性差，还有一个问题是难于在柔性衬底上实现。有机TFT的迁移率虽然已达到了a-Si:H TFT的水平，但有机半导体层的稳定性差、制备工艺要求苛刻、对环境不友好而且还存在成本的问题。相对而言，透明氧化物薄膜晶体管主要是氧化锌基薄膜晶体管具有以下优点：1)迁移率比非晶硅晶体管高一个数量级以上；2)对可见光的透明度大于80％；3)可在室温下沉积，可使用可挠性基片；4)薄膜结构为均匀的非晶态；5)加压下产生的电学应力均一；6)对于目前成熟的溅射法或脉冲激光沉积法，可以通过调节靶材的金属组成和优化沉积条件控制TFT的特性。
ZnO基TFT阵列的开发目前正处于产业化应用前期的摸索阶段，其在AM LCD和AM OLED的应用前景引起广泛重视始于2003年美国Oregen州立大学的J.F.Wager等(Science：2003，300：1245)和稍后日本东京大学K.Nomura等(Nature，2004，432：488)的开创性工作。在短短的几年内ZnO基TFT阵列的产业化进程获得举世瞩目的进步。在2006年5-6月的IDW’06会议上，韩国的LG电子展出了3.5英寸、176×220像素以透明非晶氧化物半导体TFT驱动的顶发射彩色有机EL面板。2007年9月韩国的LG电子又在IMID’07会议上展出了3.5英寸、176×220以IGZO TFT阵列驱动的柔性有机EL面板QCIF+；在该次会议上，韩国三星先进技术研究所(SAIT)发表了4英寸、320×240像素QVGA格式的以a-IGZOTFT为阵列基板的OLED屏。在2008年美国洛杉矶举行的SID年会上，韩国的电子和远程通讯研究院以及Yonsei大学联合发表了2.5英寸以ZnO TFT阵列驱动的开口率为59.6％的底发射有机EL面板QCIF，在该次会议上三星先进技术研究院展出了以a-IGZO TFT阵列驱动的4英寸QVGA OLED屏，三星电子则展出了15英寸以a-IGZO TFT阵列驱动的XVGA AM LCD。所有这些工作表明，国际上特别是韩国一些公司和科研单位正在加紧抢占应用于AM LCD或AM OLED的ZnO基TFT阵列制高点的步伐。
目前，ZnO基TFT有源层的沉积绝大多数采用溅射法和脉冲激光沉积法。也有一些工作采用分子束外延、溶胶-凝胶或溶液过程、固相反应外延和反应电子束蒸发法，但在阵列制造上几乎不使用这些方法，因为这些方法都不成熟或存在严重的缺点。在阵列制造中，所采用的溅射法和脉冲激光沉积两种方法中，使用更多的是射频磁控溅射法，因为溅射法的工艺窗口更宽。溅射法通常使用高温烧结的陶瓷靶，对于大面积镀膜来讲，靶材地制作是有相当难度的。目前，大尺寸陶瓷靶材通常采用拼接方法获得，要用到昂贵的金属铟和银作为焊接材料，还有，靶材制作工艺复杂且成本高，高温烧结过程容易引入杂质，在使用过程中容易发生开裂。
发明内容：
本发明的目的在于提供一种粉末靶及其制备方法、以及ZnO基薄膜晶体管有源层的制作方法，所述的这种粉末靶及其制造方法、以及ZnO基薄膜晶体管有源层的制作方法要解决现有技术中的ZnO基薄膜晶体管有源层的制作方法其靶材制作工艺复杂且成本高，高温烧结过程容易引入杂质，在使用过程中容易发生开裂的技术问题。
本发明公开了一种粉末靶，所述的粉末靶由ZnO构成、或以ZnO为组成之一且组成为InwGaxSnyZnzOu的多种金属氧化物粉末构成，其中，u＝3/2w+3/2x+2y+z，w、x、y、z≥0。
具体的，所述的的多种金属氧化物粉末靶的组成中，0≤w，x，y≤1，0≤z≤6。
本发明还公开了一种粉末靶的制备方法，把上述的各种氧化物粉末，经称量后，放入洗净的球磨罐中，并放入玛瑙球，以有机溶剂为介质，球∶料∶介质质量比为1.8-2.2∶0.8-1.2∶0.8-1.2，在球磨机上球磨4-7小时，然后把混合浆料置于180-200℃下烘干，把烘干后的混合粉料填入填料槽中加压致密。
优选的，所述的有机溶剂为乙醇、或者丙酮。
进一步的，所述的氧化物粉末包括ZnO粉末、或In2O3和/或Ga2O3和/或SnO2和/或ZnO的混合粉末。
进一步的，用压头手工预压混合粉末，再用压机施加高压致密，成型压力5-6MPa，保压时间0.1-1分钟。
进一步的，采用冷等静压致密，成型压力180-200MPa，保压时间1-5分钟。
进一步的，所述的粉末靶的致密方式采用干压结合冷等静压的方法，所述的干压方法成型压力在5-6MPa，保压时间0.1-1分钟；所述的冷等静压方法，成型压力180-200MPa，保压时间1-5分钟。
本发明还公开了一种ZnO基薄膜晶体管有源层的制作方法，包括一种制备粉末靶的步骤，所述的粉末靶由ZnO构成、或以ZnO为组成之一的且组成为InwGaxSnyZnzOu的多种金属氧化物粉末构成，其中，u＝3/2w+3/2x+2y+z，w、x、y、z≥0，然后采用一个高导热金属底座，在底座上设置有一个圆形或方形填料槽，在槽内设置有与填料槽紧密结合且高度致密的粉末块体，然后采用射频磁控溅射法沉积薄膜作为晶体管的有源层，溅射气氛采用O2/Ar混合气体，沉积条件为：本底真空0.5-2.5×10-3Pa，O2/Ar流量比为0.1-0.5％，气压为0.5-3.0Pa，功率为50-250W，基片温度15-25℃，靶基距为6.0-6.8cm，沉积速率为1-15nm/min。
进一步的，所述的的多种金属氧化物粉末靶的组成中，0≤w，x，y≤1，0≤z≤6。
进一步的，所述的粉末靶的高导热金属底座为金属铝或铝合金，所述的粉末靶的高导热金属底座厚度为6-10mm，所述的底座的一侧铣一深度3-5mm的粉末填槽，槽壁的厚度1-3mm。
进一步的，所述的粉末靶的底座为圆形，外直径为3英寸或6英寸。
进一步的，所述的粉末靶的底座为长方形，外观(长×宽)尺寸为15cm×8cm。
进一步的，所述的粉末靶的各氧化物材料在乙醇或丙酮介质中长时间球磨以充分混合，然后在180-200℃下烘干。
进一步的，所述的粉末靶的致密方式采用干压方法，成型压力在5-6MPa，保压时间0.1-1分钟。
进一步的，所述的粉末靶的致密方式采用冷等静压方法，成型压力180-200MPa，保压时间1-5分钟。
进一步的，所述的粉末靶的致密方式采用干压结合冷等静压的方法。所述的干压方法成型压力在5-6MPa，保压时间0.1-1分钟；所述的冷等静压方法，成型压力180-200MPa，保压时间1-5分钟。
本专利在国内外率先尝试了用于沉积ZnO基薄膜晶体管有源层的粉末靶。粉末靶具有以下优点：1)制作简单；2)成本低廉；3)引入污染的可能性小；4)靶膜的成分容易调整；5)材料可重复利用。
和已有技术相比，本发明提出了应用于ZnO基薄膜晶体管有源层的溅射靶材的新的制作方法，并证实这些想法是切实可行的。经过干压和/或冷等静压处理的粉末靶的密度可以接近高温(通常在1200℃以上)烧结的陶瓷靶，而且有好的强度，已完成的工作表明，粉末靶溅射沉积IGZO TFT也达到很高的性能，饱和迁移率接近10cm2/V·sec，开关比大于105，该结果接近于当前国际上高温烧结陶瓷靶制备IGZO TFT的较好的结果，通过进一步优化器件结构和各层沉积条件，TFT的主要性能指标可望进一步提高。这样在保持较高IGZO薄膜质量的同时，简化了靶材制作的工序，减轻了靶材制作的难度，缩短了靶材制作的周期，降低了靶材制作的成本。高性能低成本IGZO TFT的开发成功，将极大加快AM OLFD或AM LCD产业化的步伐。
附图说明：
图1示出本发明采用的四种TFT器件结构：底栅顶接触(a)、底栅底接触(b)、顶栅底接触(c)、顶栅顶接触(d)；
图2示出本发明在玻璃基片上沉积栅电极；
图3示出本发明栅介质的沉积；
图4示出本发明有源层的沉积；
图5示出本发明源漏电极的沉积；
图6示出实施例2中器件的输出(a)和转移(b)曲线；
图7示出实施例3中器件的输出(a)和转移(b)曲线；
图8示出实施例4中器件的输出(a)和转移(b)曲线；
图9示出实施例5中器件的输出(a)和转移(b)曲线；
图10示出实施例6中器件的输出(a)和转移(b)曲线；
图11示出实施例7中器件的输出(a)和转移(b)曲线；
图12示出实施例8中器件的输出曲线。
具体实施方式：
以下结合附图说明对本发明的实施例作进一步详细描述，但本实施例并不用于限制本发明，凡是采用本发明的相似结构及其相似变化，均应列入本发明的保护范围。
实施例1
本实施例关于ZnO基粉末靶制备和TFT器件制造的详细过程。
1.粉末靶的制备
1)混合粉末制备
把所需的ZnO粉末(纯度4N)，或者掺有的Ga2O3、In2O3(纯度均为5N)的ZnO粉末(Ga2O3∶In2O3∶ZnO摩尔比为0.5∶0.5∶1.0)，放入洗净的球磨罐里，并放入直径约1cm的玛瑙球，以分析纯乙醇为介质，球∶料∶介质质量比约为2∶1∶1，在辊式球磨机上球磨5小时，然后把混合浆料倒进玻璃烧杯中并在180-200℃下烘干。
2)粉料填座及压头制作
加工铝合金填料槽(材料由上海力致物资有限公司提供，型号为7009)，厚度7mm直径7.6cm的铝合金圆片，中间铣一个同心圆槽，槽的直径7.0cm、深度4mm。压头为铝合金材料(由上海力致物资有限公司提供，型号为7009)，加工尺寸：厚度8mm、直径6.9cm。然后把铝合金填料槽和压头依次放入丙酮、酒精和去离子水中各超声清洗三次，每次20-30min，最后在烘箱中100℃-150℃下烘干。
3)靶体的制备
把烘干后的混合粉料填入铝合金填料槽中，把表面刮平，并用压头手工预压，再用压机施加高压致密，成型的压力5-6MPa，保压时间0.1-1分钟，或者采用冷等静压致密，成型压力180-200MPa，保压时间1-5分钟，或者采用上述压机干压和冷等静压结合的致密方法。
2.采用粉末靶制备TFT器件有源层
实验过程中采用四种器件结构，如图1，分别为底栅顶接触(a)、底栅底接触(b)、顶栅底接触(c)、顶栅顶接触(d)。
底栅顶接触型薄膜晶体管按照以下的步骤来制造：首先在玻璃基板5上形成金属薄膜栅电极1，其外形如图2所示；在栅极上面形成一层绝缘层薄膜2，其外形如图3所示；在绝缘层的上面形成有源层薄膜3，其外形如图4所示；接着在有源层薄膜上形成源漏薄膜电极4，其外形如图5所示。各层图形的形成采用金属掩模，厚度为50μm、材质为SUS430不锈钢，为了使基片和掩模板紧密接触，在基片的背面放置与基片同大小的强磁铁(由上海亚皓机电设备有限公司提供)。以上就完成了一个薄膜晶体管的基本结构。
其他3种结构形式的薄膜晶体管的制造过程与上述类似。
以下是底栅顶接触型薄膜晶体管的详细制作过程。
玻璃基片采用NEG或Corning生产的无碱玻璃，或者采用普通的钠钙玻璃。玻璃基板按标准步骤清洗(见：中国专利，申请号：200810032549.3)。普通玻璃通常在表面镀上一层防止Na+、K+等碱金属离子扩散的阻挡层，如Al2O3、sialon、Si3N4、SiO2或和SiON等，厚度在50-300nm之间，沉积方法可以采用射频磁控溅射法、电子束蒸发法、脉冲激光沉积法，或其他的气相或溶液过程。本工作在普通玻璃上的扩散阻挡层为Al2O3薄膜，采用射频磁控反应溅射法沉积，设备为CS500射频磁控溅射仪，靶材为3英寸的高纯Al靶(5N)，沉积条件为：本底真空～1.0×10-3Pa、功率250W、基片温度210℃，Ar/O2比150sccm/50sccm、气压2.2Pa，靶基距6.4cm。
栅电极可以采用电子束蒸发的Ni、Al、Au、Ti、Pt，本专利为高纯Ni，厚度50-250nm，沉积设备为ZZSX-800电子束镀膜机，沉积时腔室的真空度为3.0-4.0×10-3Pa。
栅介质可以采用Ta2O5、Al2O3、sialon、Si3N4、SiO2或SiON，可以是单层或复合结构。本专利采用前三种介质，厚度在50-1000nm之间。Ta2O5、Al2O3采用脉冲反应磁控溅射法沉积，设备为SP450射频磁控溅射连续镀膜系统。沉积Ta2O5用的高纯Ta靶(5N)的尺寸55×11cm2，经优化的沉积条件为：本底真空2.3×10-3Pa、功率密度2.9W/cm2、基片温度室温、Ar/O2比230sccm/250sccm、气压0.48Pa、靶基距6cm、脉冲频率70kHz、占空比30％、沉积速率3.9nm/min。沉积Al2O3用的Al靶含有1wt.％Si，尺寸55×11cm2，经优化的沉积条件为：本底真空1.5×10-3Pa、功率密度3.0W/cm2、基片温度室温、Ar/O2比200sccm/50sccm、气压0.48Pa、靶基距6cm、脉冲频率70kHz、占空比30％、沉积速率1.3nm/min。由于直接在栅极上沉积Ta2O5时界面的膜层发绿，导致介质特性特别是抗击穿强度降级。其原因可能是在沉积Ta2O5薄膜时由于腔体内高活性的氧原子，使Ni发生了以下的反应：2Ni+O2→2NiO。绿色NiO的形成应与Ta2O5薄膜的沉积过程有关，以厚度30-150nm的反应溅射Al2O3薄膜作缓冲层，有效地避免了Ta2O5/Ni界面发绿的现象。
Sialon薄膜采用射频磁控溅射法制备，设备为CS500射频磁控溅射仪。靶材为气压烧结的高度致密的3英寸陶瓷靶(上海硅酸盐研究所提供)，详细的组成和制备方法在以前一份专利已作详细的描述(中国专利，申请号：200810032549.3)。经优化的沉积条件如下：本底真空为4.8×10-3Pa，Ar/O2流量比为45sccm/15sccm，气压为0.7Pa，功率为350W，基片温度约20℃，靶基距为6.4cm，沉积速率为5.6nm/min。MIM结构(ITO/sialon/Al)测得的电击穿强度＞200MPa，介电常数为4.0-5.3。
采用粉末靶沉积20-200nm的IGZO薄膜作为有源层，沉积设备为CS500射频磁控溅射仪。靶材直径为3英寸，In2O3(5N)、Ga2O3(5N)和ZnO(4N)按mol比0.5∶0.5∶1配料。沉积条件为：本底真空0.5-2.5×10-3Pa，O2/Ar流量比为0.1-0.5％，气压为0.5-3.0Pa，功率为50-250W，基片温度约20℃，靶基距为6.4cm，沉积速率为1-15nm/min。
源漏电极可以采用电子束蒸发的Ni、Al、Au、Ti、Pt，本发明为高纯Ni，厚度30-100nm，沉积设备为ZZSX-800电子束镀膜机，沉积时腔室的真空度为3.0-4.0×10-3Pa。
实施例2
以IGZO为有源层的顶栅型TFT器件，器件沟道的宽(W)/长(L)比为200μm/25μm。各层图形采用厚度50μm的SUS430不锈钢掩摸板获得，为了减少掩模和基片的间隙，在基片背面放置相同大小的强磁铁。玻璃基片采用CorningEagle 2000，尺寸35×35mm2，按标准步骤清洗之后(见：中国专利，申请号：200810032549.3)。电子束蒸发厚40nm的源-漏Ni电极，沉积设备为ZZSX-800电子束镀膜机，沉积时腔室的真空度为3.5×10-3Pa。然后采用粉末靶沉积40nm的IGZO薄膜作为有源层，沉积设备为CS500射频磁控溅射仪。靶材直径为3英寸，制备过程为：In2O3(5N)、Ga2O3(5N)、ZnO(4N)按mol比0.5∶0.5∶1配料，在分析纯乙醇介质中球磨5小时，在180℃下烘干，然后在5MPa下干压成型。有源层的沉积条件为：本底真空1.8×10-3Pa，Ar/O2流量比为300sccm/1sccm，气压为3.5Pa，功率为200W，基片温度约20℃，靶基距为6.4cm，沉积速率为4nm/min。然后射频磁控溅射沉积400nm厚的sialon栅介质，沉积设备同样是CS500溅射仪。采用气压烧结的高度致密的3英寸sialon陶瓷靶(上海硅酸盐研究所提供)，详细的组成和制备方法在以前一份专利已作详细的描述(中国专利，申请号：200810032549.3)。沉积条件如下：本底真空为4.8×10-3Pa，Ar/O2流量比为45sccm/15sccm，气压为0.7Pa，功率为350W，基片温度约20℃，靶基距为6.4cm，沉积速率为5.6nm/min。沉积IGZO有源层和sialon栅介质所用的工作气体Ar、O2由上海BOC气体工业有限公司提供，Ar的纯度大于99.999％，O2的纯度大于99.995％。最后，采用电子束蒸发沉积厚150nm的栅Ni电极，沉积时腔室的真空度为3.5×10-3Pa。采用探针台(北京：电子科技集团第45研究所)和与之连接的半导体分析仪(Keithley 4200)测试器件的转移和输出特性。在漏电压Vd为20V下器件的饱和迁移率为0.14cm2/V·s，阈值电压为4.7V，开态电流Ion为1.40×10-6A(Vg@20V)，关态电流Ioff为1.65×10-10A(Vg@0V)，开关比为1.18×104，亚阈值电压S为1.80V/dec。图6(a)和(b)分别示出了该器件的输出和转移特性。
饱和迁移率和阈值电压分别采用Id1/2(源-漏电流)-Vg(栅电压)关系的线性区数据拟合的斜率k和外推线性区的数据到漏电流为0时与栅压Vg轴的截距的方法计算，以下三式说明了计算的过程：
Id,sat=WCiμsat2L(Vg-VT)2,Vg-VT<<Vd---(1)]]>
Id,sat1/2=k(Vg-VT)---(2)]]>
μsat=2Lk2WCi---(3)]]>
上述三式中Id，sat、μsat、W、L、Ci、VT分别为源-漏饱和电流、饱和迁移率、沟道宽、沟道长、单位面积电容和阈值电压。栅介质sialon实际测量的介电常数为4.5，单位面积电容为9.6×10-5F/m2。
实施例3
以IGZO为有源层的顶栅型TFT器件，器件沟道的宽(W)/长(L)比为200μm/50μm。玻璃基片及清洗方法、源-漏电极、有源层、栅介质、栅电极的材料和沉积方法、厚度以及电学性能特性的测试除了以下所描述的不同之外，其余均与实施例2相同。IGZO有源层的厚度为50nm，沉积时本底真空为7.4×10-4Pa，Ar/M(M代表Ar和O2的混合气体，O2含量为4.7％)的流量比为120sccm/5sccm，气压为1.4Pa，功率为150W，基片温度约20℃，靶基距为6.4cm，沉积速率为9.8nm/min。栅介质采用Al2O3(70nm)/sialon(400nm)的复合结构，sialon的沉积功率为400W，沉积速率为10.9nm/min，其余同实施例2。Al2O3薄膜采用脉冲反应溅射沉积，设备为SP450射频磁控连续镀膜系统，沉积条件为：本底真空为2.3×10-3Pa，Ar/O2流量比为200sccm/50sccm，气压为0.48Pa，功率为1815W，基片温度约20℃，靶基距约6cm，脉冲频率为70千赫，占空比为30％。沉积速率为0.3nm/min。与实施例2不同之处还有，本实施例计算了线性区的有效迁移率和场效应迁移率。图7(a)和(b)分别示出该器件的输出和转移特性。表1列出了不同源-漏电压下的饱和迁移率、阈值电压、开关比和亚阈值电压的数值，其中源-漏电压在15V以下的饱和迁移率数据仅供参考(非饱和源-漏电流下采用式1-3计算的数值)。最高的饱和迁移率为源-漏电压22.5V下的5.95cm2/V·s，该值与目前文献上报导的采用烧结靶和PLD法或射频磁控溅射法沉积的IGZOTFT中较好的数值接近。源-漏电压为2.5V时的开态电流(栅压30V)和关态电流(栅压0V)分别为1.58×10-5A和6.58×10-11A，开关比为2.4×105，亚阈值电压S为3.23V/dec。
有效迁移率在源-漏电压2.5V下为4.1cm2/V·s。计算的过程为：
gd=dIddVd|Vg=μCiWL(Vg-VT)---(4)]]>
μeff=k1CiWL---(5)]]>
上两式中k1为gd-Vg直线的斜率。
场效应迁移率在源-漏电压为2.5V和5V下分别为12.1cm2/V·s和8.0cm2/V·s。计算过程为：
gm=dIddVg|Vd=μCiWLVT)d---(6)]]>
μFE=gmCiWLVd---(7)]]>
Ci的数值为9.1×10-5F/m2。
亚阈值电压S由Id-Vg特性中斜率最大的区域计算。
表1 实施例3器件的饱和迁移率、阈值电压、开关比和亚阈值电压
源-漏电 压 V ID1/2-Vg斜率 A1/2/V 饱和迁移 率 cm2/V·s VT V Ion A Ioff A Ion/Ioff S V/dec 0 2.1×10-4 2.42 14.4 9.46×10-6 5.46×10-11 1.98× 105 2.30 2.5 2.35× 10-4 3.03 13.3 1.58×10-5 6.58×10-11 2.40× 105 3.23 5 2.65× 10-4 3.86 13.3 1.97×10-5 8.79×10-11 2.24× 105 3.27
源-漏电 压 V ID1/2-Vg斜率 A1/2/V 饱和迁移 率 cm2/V·s VT V Ion A Ioff A Ion/Ioff S V/dec 7.5 2.85× 10-4 4.46 13.6 2.23×10-5 9.01×10-11 2.48× 105 3.19 10 2.21× 10-4 2.68 15.8 9.79×10-6 6.40×10-11 1.53× 105 2.44 12.5 2.17× 10-4 2.59 15.8 9.56×10-6 9.29×10-11 1.03× 105 2.28 15 3.2×10-4 5.63 13.8 2.52×10-5 8.84×10-11 2.85× 105 3.25 17.5 3.22×10-4 5.70 14.7 2.52×10-5 1.03×10-10 2.45× 105 3.29 20 2.2×10-4 2.66 16.4 9.02×10-6 6.77×10-11 1.33× 105 2.63 22.5 3.29× 10-4 5.95 15.4 2.43×10-5 1.04×10-11 2.34× 105 3.76 25 2.26× 10-4 2.81 17.1 8.81×10-6 9.73×10-11 9.05× 104 2.69
实施例4
以IGZO为有源层的顶栅型TFT器件，器件沟道的宽(W)/长(L)比为200μm/100μm。玻璃基片及清洗方法、源-漏电极、有源层、栅介质、栅电极的材料和沉积方法、厚度以及电学性能特性的测试除了以下所描述的不同之外，其余均与实施例3相同，即沉积有源层IGZO时的Ar/M流量比为115sccm/10sccm。图8(a)和(b)分别示出了该器件的输出和转移特性。表2列出了不同源-漏电压下的饱和迁移率和阈值电压的计算值，其中源-漏电压在15V以下的数据仅供参考(非饱和源-漏电流下按式1-3计算的数值)。在表2中，个别条件下开态/关态只有103的数量级，可能和测试时电压增加过快引起器件的打火或探针尖端放电有关。阈值电压在13-17V之间。源-漏电压在20V下的开态电流(栅压30V)和关态电流(栅压0V)分别为1.45×10-5A和5.68×10-11A。最高的饱和迁移率为源-漏电压为22.5V下的8.43cm2/V·s。
有效迁移率在源-漏电压2.5V下为6.35cm2/V·s。场效应迁移率在源-漏电压为2.5V和5V下分别为8.1cm2/V·s和7.2cm2/V·s。
表2 实施例4器件的饱和迁移率、阈值电压、开关比和亚阈值电压
源-漏电 压 V ID1/2-Vg斜率 A1/2/v 饱和迁移 率 cm2/V·s VT V Ion@Vg＝30V A Ioff@Vg＝0V A Ion/Ioff S V/dec 0 1.71×10-5 0.032 12.7 4.65×10-7 7.59×10-11 6.13× 103 4.28 2.5 1.38×10-4 2.09 13.1 4.85×10-6 7.74×10-11 6.27× 104 2.85 5 1.94×10-4 4.14 14.7 8.49×10-6 7.11×10-11 1.20× 105 2.79 7.5 2.28×10-4 5.71 15.3 1.11×10-5 6.94×10-11 1.60× 105 2.82 10 1.68×10-4 3.10 13.0 1.08×10-5 6.96×10-11 1.55× 105 4.13 12.5 2.64×10-4 7.66 16.0 1.38×10-5 7.26×10-11 1.90× 105 2.71 15 2.71×10-4 8.07 16.3 1.44×10-5 8.76×10-11 1.64× 105 2.53 17.5 1.71×10-4 3.21 15.2 7.67×10-8 6.42×10-11 1.19× 103 4.15 20 2.75×10-4 8.31 16.4 1.45×10-5 5.68×10-11 2.55× 105 2.87 22.5 2.77×10-4 8.43 16.5 1.47×10-5 7.27×10-11 2.02× 105 2.93 25 1.75×10-4 3.37 13.7 8.48×10-8 6.79×10-11 1.25× 103 4.72
实施例5
以IGZO为有源层的顶栅型TFT器件，器件沟道的宽(W)/长(L)比为200μm/50μm。玻璃基片及清洗方法、源-漏电极、有源层、栅介质、栅电极的材料和沉积方法、厚度以及电学性能特性的测试除了以下所描述的不同之外，其余均与实施例3相同。栅电极的厚度为80nm，栅介质为厚400nm的sialon薄膜，IGZO有源层厚度为50nm，沉积条件为本底真空1.0×10-3Pa、Ar/M流量比92sccm/8sccm、气压为1.1Pa、功率为100W、基片温度20℃、靶基距6.4cm、沉积速率为4.0nm/min，其余均与实施例3同。图9(a)和(b)分别示出了该器件的输出和转移特性。表3列出了不同源-漏电压下的饱和迁移率和阈值电压的计算值。在Vd为22.5V，饱和迁移率为7.33cm2/V·s，开态电流为1.76×10-4A(栅压30V)，关态电流为8.19×10-8A(栅压-4V)，开关比2.1×103，S值为2.4V/dec。S值的计算采用栅压为-4V到0V的数据拟合。
在Vd为1V的有效迁移率为5.29cm2/V·s。在Vd为1V和2V的场效应迁移率分别为61.99cm2/V·s和33.78cm2/V·s。
表3 实施例5器件的饱和迁移率、阈值电压、开关比和亚阈值电压
源-漏 电压/V ID1/2-Vg斜 率 A1/2/V 饱和迁移 率 /cm2/V·s VT V Ion@Vg＝30V A Ioff@Vg＝-4V A Ion/Ioff S V/dec 0 2.25× 10-4 2.54 5.7 3.71×10-5 2.98 2.5 2.23× 10-4 2.50 -1.7 5.71×10-5 7.06×10-8 807 2.87 5 2.36× 10-4 2.80 -5.0 7.54×10-5 8.89×10-8 849 2.69 7.5 2.53× 10-4 3.21 -6.7 9.25×10-5 9.65×10-8 959 2.63 10 2.72× 10-4 3.71 -6.7 1.09×10-4 9.92×10-8 1099 2.59 12.5 2.9×10-4 4.22 -6.3 1.23×10-4 9.81×10-8 1254 2.54 15 3.1×10-4 4.82 -6.6 1.38×10-4 9.55×10-8 1445 2.50
源-漏 电压/V ID1/2-Vg斜 率 A1/2/V 饱和迁移 率 /cm2/V·s VT V Ion@Vg＝30V A Ioff@Vg＝-4V A Ion/Ioff S V/dec 17.5 3.28× 10-4 5.40 -5.7 1.52×10-4 9.08×10-8 1674 2.45 20 3.67× 10-4 6.76 -5.3 1.64×10-4 8.64×10-8 1898 2.41 22.5 3.82× 10-4 7.33 -5.3 1.76×10-4 8.19×10-8 2149 2.36 25 3.94× 10-4 7.79 -4.9 1.87×10-4 1.07×10-7 1748 2.54
实施例6
以IGZO为有源层的顶栅型TFT器件，器件沟道的宽(W)/长(L)比为200μm/200μm。除了以下说明的：源-漏电极和栅电极的厚度分别为60nm和80nm，IGZO有源层厚度50nm，沉积条件为本底真空3.8×10-4Pa、Ar/M流量比为90sccm/10sccm、气压为1.1Pa、功率为100W、基片温度20℃、靶基距6.4cm、沉积速率为4.0nm/min，栅介质为400nm sialon薄膜，其余器件的制备过程均与实施例3同。图10(a)和(b)分别示出了该器件的输出和转移特性。表4列出了不同源-漏电压下的饱和迁移率和阈值电压的计算值，其中源-漏电压在10V以下的数据仅供参考(非饱和源-漏电流下按式1-3计算的数值)。在Vd为20V，饱和迁移率为0.90cm2/V.s，开态电流为2.59×10-6A(栅压30V)，关态电流为3.44×10-10A(栅压-5V)，开关比7.5×103，S值为3.7V/dec。S值的计算采用栅压为-5V到0V的数据拟合。
在Vd为1V下的有效迁移率为0.97cm2/V·s。在Vd为2.5V和5V的场效应迁移率分别为1.58cm2/V·s和1.33cm2/V·s。
表4 实施例6器件的饱和迁移率、阈值电压、开关比和亚阈值电压
源-漏 电压V ID1/2-Vg斜率 A1/2/V 饱和迁移 率 cm2/V·s VT V Ion@Vg＝30V A Ioff@Vg＝-5V A Ion/Ioff S V/dec 0 2.99× 10-5 0.0018 -1.0 9.97× 10-9 2.36× 10-11 422 6.36
源-漏 电压V ID1/2-Vg斜率 A1/2/V 饱和迁移 率 cm2/V·s VT V Ion@Vg＝30V A Ioff@Vg＝-5V A Ion/Ioff S V/dec 2.5 2.80× 10-5 0.16 1.8 6.81× 10-7 1.51× 10-10 4509 3.57 5 3.95× 10-5 0.31 3.8 1.22× 10-6 2.72× 10-10 4485 3.80 7.5 4.78× 10-5 0.45 4.3 1.64× 10-6 2.96× 10-10 5541 3.80 10 5.43× 10-5 0.58 5.5 1.97× 10-6 3.12× 10-10 6314 3.79 12.5 5.83× 10-5 0.67 5.8 2.18× 10-6 3.25× 10-10 6708 3.78 15 6.23× 10-5 0.77 6.5 2.37× 10-6 3.27× 10-10 7248 3.76 17.5 6.52× 10-5 0.84 6.9 2.5×10-6 3.38× 10-10 7396 3.75 20 6.74× 10-5 0.90 7.3 2.59× 10-6 3.44× 10-10 7529 3.73
实施例7
以IGZO为有源层的顶栅型TFT器件，器件沟道的宽(W)/长(L)比为200μm/100μm。器件的其余制作过程均与实施例6同。图11(a)、(b)分别示出该器件的输出和转移特性。在Vd为5V，器件的饱和迁移率为0.31cm2/V·s，阈值电压为1.5V，开态电流为1.13×10-6A(栅压25V)，关态电流为6.56×10-11A(栅压-5V)，开关比1.7×104，S值为0.53V/dec(Vg取-5V和-4V数据拟合)。在Vd为1V，有效迁移率为0.18cm2/V·s。在Vd为2.5V，场效应迁移率为0.26cm2/V·s。
实施例8
以IGZO为有源层的顶栅型TFT器件，器件沟道的宽(W)/长(L)比为200μm/100μm。除了IGZO有源层沉积条件中的为Ar/M流量比为92sccm/8sccm，其余均与实施例6同。器件的输出特性见图12。在Vd为1V，有效迁移率为4.06cm2/V·s。在Vd为3V，开态电流为6.0×10-6A(栅压25V)，关态电流为6.6×10-7A(栅压0V)，开关比9。