半导体存储装置 本发明涉及用作计算机等的辅助存储装置的半导体存储装置，特别涉及使用口令禁止半导体存储器的写入及读出的方法。
作为计算机等的辅助存储装置使用装载了半导体存储元件的IC卡。在IC卡中，有装载了CPU的芯片和只装载了存储元件而作为半导体存储装置的存储器卡。
存储器卡具有体积小、存储容量大的优点。可是，由于任何人都能够读出存储器卡内的数据，因而在保密这一点上存在问题。另外，因为任何人都能够写入，所以已经写入的数据就有被错误地消掉或被复盖的危险。
而IC卡的卡主体中自带有微处理器和半导体存储器，因而IC卡只有当从外部输入的数据与预先存储的口令一致时才能够进行IC卡内的数据写入或读出。
于是，为消除上述存储器卡中存在的问题，可以在存储器卡中装入微处理器，进行与口令的对比。但是，这时微处理器仅进行口令地对比，故不能说有效地使用了微处理器，性能价格比非常低。另外，一般要求存储器卡尽可能体积小且容量大，因此，如果在存储器卡中装入微处理器，当然就要减少半导体存储器的装载空间，不利于小型化、大容量化。而且，如果装入微处理器，就还需要有存储使微处理器动作的程序的半导体存储器，从而更加不利。
鉴于上述现有技术的缺点，本发明的第1个目的是使没有微处理器的所谓存储器卡中，和在内部装有微处理器的IC卡一样，具有保护数据的功能。
还有，本发明的第2个目的在于提供仅添加简单的电路就能够使用口令、进行半导体存储器的写入和读出的半导体存储装置。
为实现上述目的，本发明提供了一种半导体存储装置，该半导体存储装置由存储各种数据的半导体存储器、用于与读写设备连接的连接器和根据通过上述连接器输入的来自读写设备的指令控制向上述半导体存储器进行写入的存储器控制部分构成。其要点是：上述存储器控制部分对于上述读写设备具有允许向上述半导体存储器进行数据写入的允许模式和禁止向上述半导体存储器进行数据写入的禁止模式，上述半导体存储器中存储有标志，上述存储器控制部分在从外部供给电力时总是处于禁止模式，通过上述连接器从读写设备输入上述标志的读出指令并且上述标志是预定值时才向允许模式移动。
为实现上述目的，本发明提供了一种半导体存储装置，该半导体存储装置由存储各种数据的半导体存储器、用于与读写设备连接的连接器和根据通过上述连接器输入的来自读写设备的指令控制向上述半导体存储器进行数据写入以及读出上述半导体存储器内数据的存储器控制部分构成，其特征是：上述半导体存储器具有写入预定口令的预定口令存储区，具有当从上述连接器输入的地址信号指向预定口令存储区时向存储器控制部分输出特定信号的预定口令地址比较部分和当从上述存储器控制部分输出的预定口令与从上述连接器部分输入的输入口令一致时向上述存储器控制部分输出特定信号的口令对比部分，存储器控制部分在接收到来自预定口令地址比较电路的特定信号时从上述半导体存储器的预定口令存储区读出预定口令并输入到口令对比部分，并在接收到来自口令对比电路的特定信号之前禁止对上述半导体存储器的存取。
根据这样的构成，在半导体存储装置与读写设备连接的状态下接通电源，则存储器控制部分禁止对于半导体存储器的存取，如果从读写设备输入预定口令存储区的地址和输入口令，则根据来自预定口令地址比较部分的一致信号，存储器控制部分从半导体存储器读出预定口令并输出到口令对比部分，在口令对比部分中，若判定与输入口令一致，则存储器控制部分根据来自口令对比部分的一致信号解除对半导体存储器的存取禁止。
图1是示出本发明的存储器卡的第1实施例的框图。
图2是示出预定口令地址比较电路的一实施例的电路图。
图3A、B是示出口令对比电路的一实施例的电路图。
图4是存储器卡的半导体存储器的存储器结构图。
图5是示出存储器卡的处理顺序的流程图。
图6是示出存储器卡的第2实施例的框图。
图7是存储器卡的半导体存储器的存储器结构图。
图8是示出存储器卡的处理顺序的流程图。
图9是示出存储器卡的第3实施例的框图。
图10是半导体存储器装置的第4实施例的框图。
图11是半导体存储装置的第5实施例的框图。
图12是示出图11的实施例的处理顺序的流程图。
下面，根据附图说明本发明的实施例。图1是本发明的存储器卡100的第1实施例的电路图。为易于阅读该图，其中一部分电路用方框表示，并省略了电源的接地。图1中的1是连接器，2是半导体存储器，3是存储器控制部分，4是口令对比部分，5是预定口令地址比较部分。
连接器1是使该存储器卡100与读写设备200相连接的部分，由接收来自外部的地址信号的端子1a、进行数字信号交换的端子1e、接收写入控制信号的端子1b、接收读出控制信号的端子1c和接收读写控制信号之外的控制信号的端子1d构成。另外，把本发明用于非接触式存储器卡时，上述连接器由线圈或发光、受光器件等构成。
半导体存储器2可以是易失性的，也可以是非易失性的。还有，2a是接收地址信号的端子，2e是交换数据信号的端子，2c是接收读出控制信号的端子(在本说明中假设用Low信号作为读出信号)，2b是接收写入控制信号的端子(在本说明中用Low信号作为写入信号)。该半导体存储器2如图4所示由写入预定口令的预定口令存储区201和存储数据的数据存储区202构成，在预定口令存储区201中预先写入预定口令。
存储器控制部分3由输入输出控制电路12和门电路14～21构成。其中，输入输出控制电路12接收来自外部的用于写入及读出等的控制信号以控制数据信号的输入输出。
预定口令地址比较部分5由预定口令地址比较电路11构成，该比较电路11对外部输入的地址和半导体存储器2内的预定口令存储区201中的地址进行比较，两者一致时输出Low信号，不一致时输出High信号。预定口令地址比较电路11的一实施例示于图2。作为口令地址比较电路11输入的地址信号1a是总线信号，1a(A0)、1a(A1)～1a(Ax)。1a(A0)、1a(A1)～1a(Ax)输入到或门301～30x中去。另外，在该图中，把预定口令地址取为“00(H)”地址，把或门301～30x的一个输入设为GND(接地)。当预定口令地址是“00(H)”以外的地址时，不言而喻，当然可以根据预定口令地址改变这些门电路的输入。门电路311的输出成为口令地址比较电路11的输出。
口令对比部分4由口令对比电路13构成，该口令对比电路13从外部通过数据信号而输入的输入口令与从半导体存储器2输出的预定口令进行比较，两者一致时输出Low信号，不一致时输出High信号。
口令对比电路13的一实施例示于图3A。1e(D0)～1e(D7)是构成来自口令对比电路13中连接器1的数据信号1e的各数据信号，2e(D0)～2e(D7)是构成来自半导体存储器2的数据信号2e的各数据信号。通过把这些信号作为门电路401一门电路408的输入，把这些门电路的输出作为门电路411的输入，把这些门电路的输出作为门电路411的输入，完成数据的对比。
由门电路412～门电路415以及电容417、电阻416构成的电路是用于在电源断开时，即拔除存储器卡之前，维持作为口令对比结果的门电路411信号的电路。电阻416的一端与未画出的连接器1中接受从读写设备所提供的电源的电源端子相连接，电容417的一端接地。
电容417和电阻416起到的作用是在接入存储器卡的读写设备的瞬间向门电路413输出Low信号，然后输出High信号。通过用这样的结构，如果存储器卡与读写设备相连接并被供给电源，则口令对比电路13输出High信号，随后，在口令一致时持续输出Low信号，不一致时，继续输出High信号。
在该电路中，把数据宽度取为8位，不言而喻，在取为16位、32位等时只要增加门电路401～门电路408的数目，就能够简单地实现。还有，在把预定口令设为多字时可以组合图3A的电路来实现。
用图1说明具体的电路动作。接通电源后，从口令对比电路13和预定口令地址比较电路11输出High信号。这些信号输入到门电路16、门电路17和门电路18中。门电路16、门电路17、门电路18的输出与它们各自的另一端输入无关，输出High信号。门电路19接收来自门电路16、门电路17的High信号的输入，输出High信号。其结果，从门电路19、门电路18输出的High信号传送到半导体存储器2的读出控制信号2c端和写入控制信号26端，半导体存储器2成为读写均被禁止的状态。在这个电路中，为简化说明而禁止对半导体存储器2的全域写入和向外部的读出。不言而喻，把半导体存储器2部分地变更为分块连接等电路就可以仅禁止半导体存储器2中的部分区域，或者只禁止写入和向外部读出的二者之一。
以下，说明为解除这种禁止状态的口令对比方法。首先，从外部通过读写设备200在半导体存储器2中的预定口令存储区201内进行写入输入口令的动作。即在连接器1中，对地址信号端子1a输入半导体存储器2中的预定口令存储区201的地址，对数据信号端子1e输入输入口令，对写入控制信号端子1b输入Low信号。
然而在这一时刻，如前所述，由于半导体存储器2的写入控制信号端子2b上输入了High信号，故不改写半导体存储器2的内容。输入到地址信号端子1a的地址被传送到预定口令地址比较电路11。如果输入的地址和预定口令存储区201的地址一致，就从预定口令地址比较电路11输出Low信号。将这个Low信号传送到门电路16的输入端。由于门电路16的其它输入端输入了来自写入控制信号1b的Low信号及来自口令对比电路13的High信号，故门电路16的输出为Low信号。将这个Low信号传送到门电路19，由此，门电路19的输出成为Low信号。把这个Low信号输出传送到半导体存储器2的读出控制信号端子2c，半导体存储器2就成为读出状态，从半导体存储器2的端子2e输出预定口令。即，在存储器控制部分3内把来自外部的写入控制信号变换为读出控制信号并传送到半导体存储器2。
另外，这时应注意之点是在数据信号上不存在数据的冲突。由于口令对比电路13的输出是High信号，这个High信号传送到门电路14、门电路15的输入端，因而这两个门电路的输出都成为High信号，这个High信号输入到数据输入输出控制部分30的门电路20和21的高阻抗控制端子。由此，数据信号线1e和2e用门电路20和门电路21形成电气上断开的状态，其结果，从半导体存储器2输出的预定口令和连接器1输入的输入口令在数据信号上不会碰撞。这个预定口令和输入口令在口令对比电路13内进行对比，对比结果一致时，随后就从口令对比电路13持续输出Low信号。这个Low信号的输出被输入到门和14、门电路15、门电路16、门电路17、门电路18，由此解除半导体存储器2的写入及向外部的读出的禁止状态。
用以上口令对比来解除读写禁止状态的动作可以如图5的流程那样表示。
该存储器卡100在接通电源后(S51)，半导体存储器2的一部分或者全部区域处于写入和向外部的读出都禁止或两者之一被禁止的状态(S52)。为解除这种禁止状态，要进行把输入口令写入半导体存储器2中预定口令存储区的作业(S53)。通过进行这一作业，存储器控制部分3和口令对比部分4进行输入口令和预定口令的对比(S54)，如果一致就解除禁止状态(S55)，不一致时继续读出和写入的禁止状态。
一旦解除之后，这一状态就持续到断开电源为止。这时，断开电源后若再次接通电源，则返回到初始态，成为半导体存储器2读写禁止状态。
上述实施例的结构是在口令一致时使读、写禁止状态一直持续到切断电源为止，但也可以在每次读出、写入时都进行该口令对比操作。这时，把图A的输出端子e(out)连接到由图3B所示的4位移动寄存器构成的电路的e(in)端。这样可进一步提高数据的保密性。
下面，根据图6说明第2实施例。在图6中，和图1相同的部件用同一符号表示。在第1实施例中，接通电源后如果不进行口令的对比作业，则必定不能解除对半导体存储器2的写入及向外部的读出的禁止状态。本实施例对此进行了改善。
半导体存储器2如图7所示，除了预定口令存储区201、数据存储区202之外，还具有用于选择是口令对比模式还是标准模式的选择信息存储区域203，其中，口令对比模式根据口令对比电路13的对比结果，解除半导体存储器2的部分或全部区域的写入和向外部的读出二者或其中之一的禁止状态，标准模式不依赖上述对比结果而从开始就解除半导体存储器2的区域的写入和向外部的读出的禁止状态。
还有，在电路上具有由选择信息地址比较电路22构成的选择信息地址比较部分6，该比较电路22对从外部输入的地址和半导体存储器内选择信息存储区域203的地址进行比较，一致时输出Low信号。存储器控制部分3中具有选择信息对比电路25和门电路23、门电路24。从半导体存储器2读出的选择信息的内容如果是不依赖口令对比电路13的对比结果而从开始就解除半导体存储器的写入和向外部的读出二者的禁止状态，则选择信息对比电路25随后就输出Low信号。
另外，选择信息地址比较部分6可以用和预定口令地址比较电路22大体相同的电路结构实现，故省略说明。还有，在把“00(H)”作为标准模式时，选择信息对比电路25也可以用和预定口令地址比较电路22大体相同的电路结构实现，只是把门电路的输入作为数据信号端子2e。
一旦接通电源，就从口令对比电路13和预定口令地址比较电路11输出High信号。这个High信号输入到门电路16、门电路17和门电路18。门电路16、门电路17和门电路18的输出与它们各自另一个输入无关，均输出High信号。门电路19接收在门电路16、门电路17的High信号输入，输出High信号。其结果，门电路19、门电路18的High信号输出就被传送到半导体存储器2的读出控制信号端子2a、写入控制信号端子2b，半导体存储器2就成为读写均禁止的状态。接着，读写设备200指定半导体存储器2中选择信息存储区的地址并进行读出其内容的作业。即使在禁止状态，由于选择信息地址比较电路22输出Low信号，故也可以进行半导体存储器2中选择信息存储区203的读出。
具体来讲，在连接器1中，把选择信息存储区203的地址输入到地址信号输入端子1a，把Low信号输入到读出控制信号输入端子1c，从数据信号输入输出端子1e读出选择信息存储区203的内容。
输入到地址信号输入端子1a的选择信息存储区203的地址被传送到选择信息地址比较电路22，如果一致，该比较电路22就输出Low信号。接收了这个Low信号输出的门电路23的输出与来自口令对比电路13的输入无关，成为Low信号。接收了这个Low信号输出和来自读出控制信号的Low信号的门电路17的输出成为Low信号，并通过门电路19作为Low信号传送到半导体存储器2的读出控制信号端子2c。另外，接收了门电路23的Low信号输出和来自输入输出控制电路12的Low信号输出的门和15的输出成为Low信号，并将其输入到门电路21的高阻控制端子。由此，数据信号多成为输出方向。这样，半导体存储器2中选择信息存储区的内容通过连接器1被输出到读写设备200。
另外，与此同时，这个选择信息存储区的内容被传送到选择信息对比电路25，如果这个选择信息存储区的内容是指示标准模式，则选择信息对比电路25就输出Low信号。这个Low信号输出被传送到门电路24，使门电路24的输出为Low信号，并使下一级的门电路14、门电路16、门电路17、门电路18、门电路23，门电路15的输出都为Low信号。由此，从连接器1输入到写入控制信号端子1b和读出信号端子1c的输入电平不加改变地传送到半导体存储器2的写入控制信号端子2b、读出控制信号端子2c，解除了半导体存储器2的写入及向外部读出的禁止状态。
还有，如果这个选择信息存储区的内容是指示口令对比模式，则选择信息对比电路25的输出将变成High信号，禁止状态的解除将取决于口令对比电路13的对比结果。
以上的动作可以如图8的流程图那样表示。存储器卡100，接通电源后(S81)，半导体存储器2的部分或全部区域就处于写入和向外部读出二者或其中之一为禁止的状态(S82)。
接着，读出半导体存储器2中选择信息存储区的内容(S83)。这个内容如果是指示标准模式，就跳过口令的对比作业立即解除读写禁止状态(S87)，如果是指示口令对比模式，就进行和图5相同的动作(S85～S87)。
在日本电子工业振兴协会发行的作为半导体存储装置一种的存储器卡的标准规格中(例如，IC存储器标准Ver.4.1)，规定接通电源后，最初要读出存储着存储器卡属性信息的属性存储器的先头地址的“0(H)”地址。而且，规定这个“0(H)”地址中或者是作为设备信息的元组标识符的数据“01(H)”，或者是作为无效的元组标识符的数据“00(H)”，或者是作为元组连锁终止元组标识符的数据“FF(H)”三者之中的任一个。如果“0(H)”地址的数据是无效的元组标识符的数据，就读出下一个地址“01(H)”的数据，这个数据也必须是上述的3种类型。
为此，在使用了存储器卡的系统中，首先必须读出“0(H)”地址。而，如果像图7所示把选择信息存储区域203配置于半导体存储器2的先头地址“0(H)”地址，则即使不特别地变更读写设备200的软件，也能够最先读出地址“0(H)”，能把选择信息存储区域的内容传送到选择信息对比电路25。在地址“0(H)”中写入无效元组标识符的数据“00(H)”，在地址“01(H)”中写入选择信息也能够获得同样的效果。
另外，如果选择信息存储区域的内容在数据“01(H)”时意味着不依赖口令对比电路13的对比结果而从开始就解除半导体存储器部分或全部区域的写入和向外部读出的二者的禁止状态或解除其中之一的禁止状态，则读出了该选择信息存储区域的系统就把这个存储器卡识别为标准规格的存储器卡，而且用这一操作还能够同时解除禁止状态。
从而本发明的存储器装置具有这样的优点，即用一台读写设备无需变更软件就既能使用本发明的存储器卡又能使用上述规格标准的存储器卡。
这时，当然在选择信息的数据为”01(H)”之外时就意着要由口令对比电路13的对比结果解除该半导体存储器的读写禁止状态。同样，使数据“00(H)”或数“FF(H)”意味着与口令对比电路13的对比结果无关从开始就解除该半导体存储器2的全域读写，且在数据“00(H)”之外或在数据“FF(H)”之外时，就意味着由口令对比电路13的对比结果解除该半导体存储器的读写禁止状态，这样做也能获得同样效果。
图9示出了本发明的第3实施例，这是在第1实施例中把对口令对比作业次数进行计数的计数器26和门电路27添加到口令对比部分4中，如果进行一定次数以上的对比作业，则以后即使对比结果一致也不再能够解除禁止状态。在图9中，和图1相同的部件用相同的符号表示。计数器26的输出构成是不满一定次数时输出Low信号，达到一定次数以上时输出High信号。
由此，可以防止不知道口令的人通过若干次尝试口令的输入弄清楚正确的口令，从而非法地读出或写入存储器卡数据。
另外，在上述第2实施例中也可添加本实施例中的计数器26和门电路27。
图10示出本发明的第4实施例，是在半导体存储器2中使用了需要用后备电池的易失性存储器的例子，是存储器卡的电路图，这种电路在取出电池时易失性存储器的数据内容消失，但同时能够解除半导体存储器2的写入或向外部读出的禁止状态。图10中，和图1相同的部件用相同的符号表示。
这里，电路的构成如下：连接器1的电源端子1f通过二极管33连接到半导体存储器2的电源端子2f，电池31也通过二极管32连接到该端子2f，电池31还通过门电路29连接到把口令对比电路13的输出作为输入的门电路28，门电路28的输出供给门电路14～18。
若取下电池31，门电路29的输出就从High信号变为Low信号。接收到这一输出的门电路28的输出成为Low信号，解除禁止状态。由此，在忘记口令时，取下电池易失性半导体存储器的内容就全部丢掉了，然而由于这样做解除了读写禁止状态，所以能够再次使用存储器卡本身。由于易失性半导体存储器的内容消失，因而该易失性半导体存储器的内容不会被他人得知。
二极管32起到切换从电池31和从连接器1的电源端子1f所供给的电源的作用，由此向半导体存储器2的电源端子2f提供电池电压或电源电压。另外，二极管33防止电池31的电流反向流向连接器1的电源端子1f、电阻30在取下电池时使门电路29的输入为Low信号。
还有，对于本实施例，添加如第2实施例那样用选择信息转换模式的结构，或添加如第3实施例那样设置记录错误次数的计数器的结构，也可以实施更高性能的存储器卡。
在上述实施例中，利用写入控制信号输入子1b进行了预定口令的输入，而如果信号线有余量，把不同于写入控制信号输入端子1b的预定口令输入信号子1g(未图示)设置在连接器1，由此进行预定口令的输入也能够获得同样的效果。
图11示出本发明的第5实施例，在存储器2中使用了能读写数据的非易失性存储器。另外，在本图中，对和上述第1实施例相同的部件用相同的符号表示。
本实施例和第1实施例不同之点在于半导体存储器2中使用了高速存储器和在复位指令比较电路32中设置了复位电路33。
复位指令比较电路32判定从读写设备200输入的指令是否为复位指令，一致时输出一致信号，该电路与进行数据信号交换的端子1e和复位电路33相连接。
复位电路33根据复位指令比较电路32的一致信号消除半导体存储器2的数据存储区202和预定口令存储区201的内容，由CPU和存储了复位流程的存储器构成。复位电路与地址信号端子2a、数据信号端子2e、写入控制信号线2b、读出控制信号线2c口令对比部分4相连接。
下面，用图11及图12说明本实施例的动作。
首先，在指示读写设备200向半导体存储器2中写入复位指令动作时，复位指令比较电路32判定来自数据I/O湍子1e的数据是否为复位指令。在复位指令比较电路32中判定输入数据为复位指令时把一致信号送出到复位电路33。复位电路33一旦接收到来自复位指令比较电路32的一致信号，其内部的CPU就按照图12所示的流程动作。另外，复位电路33通常对口令对比部分4输出High信号。
首先，复位电路33把擦除芯片指令送到高速存储器2(S101)。由此，在高速存储器2的内部开始口令及数据的消除处理。接着，通过监视来自存储器的状态信号判定消除处理是否结束(S102)。判断为未结束时，则判定在高速存储器的消除处理中是否发生了错误(S105)，判断为没有发生错误时，返回S102，继续监视。
在S102中判断消除处理已结束时，把Low信号输出到口令对比部分(S103)，结束处理。由此，强制地解除写入读出的禁止状态。
另一方面，在S105中判定发生了错误时，继续向口令对比部分4输出High信号，继续读写禁止状态。
这样，在本实施例中，由于构成为通过进行高速存储器2的全部消除强制地解除读写禁止状态，故假如卡的持有者忘记了口令，也可消数据以换取卡的恢复使用。
以上，对于把本发明用于存储器卡的实施例进行了说明，然而，不言而喻，本发明不限于此，一般也能够用于存储器部件、半导体盘等半导体装置。
根据以上说明的实施例，能够用简单、小型、低价的电路装置实现保护使用了口令的数据的写入及读出，由此能够廉价提供可以保守存储数据机密、防止存储数据被破坏等的容量大体积小的半导体存储装置。