多级环状光纤延迟线缓存结构.pdf

本发明涉及一种多级环状光纤延迟线缓存结构，由多个拥有相同缓存单元数目，缓存粒度成等比数列(公比为单级缓存结构所包含的缓存单元数加1的和的倒数)的单级环状光纤延迟线缓存结构串联组成，而且各个单级环状光纤延迟线缓存结构的缓存单元分配调度算法相同。本发明能同时实现精细缓存粒度和超长时间缓存；各单级缓存结构之间的操作是相互独立的，能够并行地进行缓存单元的分配调度，减小了控制的规模和复杂度，降低了控制程序设计的难度；升级扩容简单方便。

1.  一种多级环状光纤延迟线缓存结构，由多个单级环状光纤延迟线缓存结构串联组成，其特征是：各单级环状光纤延迟线缓存结构所包含的缓存单元数相同；各单级环状光纤延迟线缓存结构的缓存粒度成等比数列，而且公比时等于单级缓存结构所包含的缓存单元数加1的和的倒数；各单级环状光纤延迟线缓存结构的缓存单元分配调度算法相同，可以并行控制。

2.  根据权利要求1所述的单级缓存结构，其特征是：各个缓存单元首尾相连形成环状结构，而且各缓存单元所包含的光纤延迟线长度相等。

多级环状光纤延迟线缓存结构
技术领域
本发明涉及一种光分组交换中光信号的缓存技术，利用多级环状光纤延迟线缓存结构来实现光分组的存取，解决目前光分组交换节点中光纤延迟线利用效率低下的问题，属于光通信技术领域。
背景技术
光纤通信已逐渐成为现代通信传输特别是干线传输的主要方式，并正在向全光网络的方向发展。全光网的核心技术主要包括两部分，一个是光的传输，另外一个是光的交换。超高速传输和超大容量密集波分复用技术极大地提高了光链路的传输容量，光交换技术则亟需进一步突破。现已开展研究的光交换技术，按照交换粒度区分主要有三种方式：光线路交换(Optical Circuit Switching)、光分组交换(Optical Packet Switching，OPS)与光突发交换(Optical Burst Switching)。其中光分组交换(OPS：Optical Packet Switching)因其交换粒度小、调度灵活等优点被普遍认为是光交换技术的发展方向。在OPS网络中，光信息被分成由具有固定长度的光载荷加上承载路由信息的光信头所构成的光分组进行传输。当同一波长信道的多个光分组同时到达同一个输出端口时就会产生竞争，通常需要缓存来解决[1，2]。目前在光域的存储技术有：磁光存储技术、相变光存储技术、曝光型光存储技术和光谱烧孔光存储技术等。但是这些方案并不是真正意义上的全光存储，因为它们是通过将光信号转化为其它形式的能量或状态实现存储目的。此外，虽然这些技术能实现大容量的存储，但是存取时间很长，对数据格式和速率都不透明，不能用于OPS节点的缓存。理想的光缓存应该具备一个最重要的特性：能够迅速配置缓存系统以提供合适的延时。通常来说，OPS节点要在ns尺度上对交换矩阵进行通路的搭建、拆除，以及缓存时间的切换；系统应当配置足够的缓存位置和最大的缓存时延来减少丢包率；实际应用中还必须保证对光分组的速率、数据格式、波长、偏振态保持透明传输。综合这些方面考虑，现阶段比较现实的方案还是采用光纤延迟线(FDL)作为全光缓存，利用光信号在光纤中的传输延时特性达到存储光信号的目的。
对于确定长度的单根FDL，其所能提供的延迟时间是固定的。要实现不同时间的延时，必须通过一组FDL和光开关来控制实现。FDL缓存单元大致可以分为[3]：环(Loop/Recirculating)型，前向(Feed-Forward)型，折叠(Folded-Path)型。
环型缓存的原理非常简单[4](如图1所示)，竞争光分组通过在FDL环内的多次环回来实现缓存，如果FDL环长为D，那么可以获得的缓存时间即为D/c(称为缓存粒度或最小缓存单位)的整数倍，其中c是光纤中的光速。这种缓存的优点是：结构紧凑简单，能实现长时间的缓存。缺点是：一、FDL环的长度限制了光分组的最大长度。如果为了缓存长分组而增加FDL环的长度，则会增加缓存粒度，由于缓存时间只能是缓存粒度的整数倍，因此这样会降低FDL环的存取灵活性。二、由于放大的自发辐射(ASE)噪声的影响，会显著降低可以环回的总次数。虽然通过在环内引入信号恢复/再生装置能增加可环回的次数[5]，但是增加了操作的复杂度。
前向型缓存[6-8](如图2所示)和折叠型缓存[9-11](如图3所示)虽然对缓存光分组的长度没有限制，但显而易见的是这两种结构都没有环型结构紧凑，若要提供长时间的缓存必然会极大地增加FDL的总长度，导致器件体积膨胀。折叠型的工作原理是：将一系列等长的FDL(0.5D)串接起来，如果需要缓存的时间为t，则第个ON-OFF型反射器件设置为反射状态(ON)而其余皆设为吸收状态(OFF)即可(其中代表不小于x的最小整数)。除了使用高速ON-OFF型反射器件，也有人使用FBG(Fiber Brag grating)器件来实现折叠型光缓存[10，11]。
为了获得足够小的节点丢包率，OPS交换节点处必须配置大容量的光缓存。通常来说大容量光缓存常常由上面提到的光缓存基本单元组成。在文[12]中给出了一种利用前向型缓存单元构建的大容量缓存，而在文[9]中给出了一种利用折叠型缓存单元构建的大容量缓存。这两种大容量光缓存的优点是对光分组的长度没有限制，缺点是结构不够紧凑。为了获得较低的丢包率，这些结构需要很深的缓存深度，所需的FDL数目、总长都很大，使得FDL的利用率低下。
发明内容
本发明目的在于克服目前光分组交换节点中FDL利用效率低下的问题，提出一种多级环状FDL缓存结构。采用多级结构不仅能提供较小的缓存粒度，实现存取的灵活性，而且也能够实现显著减少节点中FDL的总长度。因此能够改善节点解决竞争光分组冲突的能力，从而提高FDL的利用效率。
本发明解决其技术问题所采用的技术方案是：在多级环状FDL缓存结构中(不妨设共有K级，如图4所示)，每级缓存结构里面分别由M个缓存单元首尾相接连成环状(如图5所示)，每个单元里面都包含一段FDL用于实现缓存(如图6所示)。设第1级环状缓存结构的缓存粒度为D，第2级环状缓存结构的缓存粒度为(M+1)^-1D，依此类推，下一级缓存结构的缓存粒度是上一级的(M+1)^-1倍，因此第K级环状缓存结构的缓存粒度为(M+1)^-(K-1)D。这个K级环状缓存结构所能实现的缓存时延H可以表示为
H＝[a₁+a₂·(M+1)^-1+…+a_K·(M+1)^-(K-1)]D
 ＝[a₁·(M+1)^K-1+a₂·(M+1)^K-2+…+a_K]·(M+1)^-(K-1)D    (1)
 ＝(a₁a₂…a_K)_M+1·(M+1)^-(K-1)D
其中a₁，a₂，...，a_K是区间[0，M]之内的整数，而(a₁a₂…a_K)_M+1代表一个M+1进制数。由上式可见缓存时延H的缓存粒度为(M+1)^-(K-1)D，而所能实现的最大值为[(M+1)^K-1]·(M+1)^-(K-1)D。
为了说明多级缓存结构的工作模式，首先说明单级缓存结构的工作模式。下面以第1级缓存结构为例进行说明，设长度为B_n的竞争光分组C_n到达Input端口后，环状缓存结构为其提供了H_n的缓存时间。如果竞争光分组C_n+1在C_n到达Input口后相隔T_n+1时间到达，其需要的缓存时间H_n+1则可以表示为(参阅[13])：

其中[x]⁺代表max(x，0)，而代表不小于x的最小的整数。对于K级结构的情形，由于其最小缓存粒度为(M+1)^-(K-1)D，只需将公式(2)中的D改成(M+1)^-(K-1)D，即：

公式(3)给出了缓存时间H_n和H_n+1之间的递推关系。
如公式(1)所示，缓存时间可以表示成一个M+1进制数(a₁a₂…a_K)_M+1与最小缓存粒度(M+1)^-(K-1)D的乘积。因此多级缓存系统只需根据M+1进制数(a₁a₂…a_K)_M+1进行响应和控制。在(a₁a₂…a_K)_M+1中，a₁，a₂，...，a_K分别代表第1级，第2，...，第K级缓存所需要分配的缓存单元数(第i级缓存的分配只需依据a_i即可)，因此各级缓存结构的控制是相对独立的，可以并行地进行响应和控制。
本发明的有益效果是：第一、多级缓存结构能同时实现精细缓存粒度和超长时间缓存。这是因为：第一级结构的缓存粒度很大而且总长很长，使得长时间缓存成为可能；最后一级结构的缓存粒度很小，使得灵活存取成为可能。第二、各级缓存结构之间的操作是相互独立的，能够并行地进行缓存单元的分配调度，减小了控制的规模和复杂度。第三、虽然各级缓存的缓存粒度不同，但是其结构都是一样的，因此可以调用相同的控制算法来进行缓存单元的分配，降低了控制程序设计的难度。第四、升级扩容方便。如果希望增加缓存的总容量，则在第1级缓存之前增加一级缓存即可；如果希望改进缓存的最小粒度，则在最后一级缓存之后增加一级缓存即可。由于新增的单级缓存结构与原来的单级缓存结构都是一致的，只需改变单级缓存结构中的缓存粒度即可，无需修改其控制算法和程序，因此升级扩容非常方便。
参考文献：
[1]Mahony M J，Simeonidou D，Hunter D K，et al.，The application of optical packet switching infuture communication networks.IEEE Commun.Mag，2001，39(3)：128-135
[2]Chlamtac I，Fumagalli A，Kazovsky L G，et al.，CORD：Contention resolution by delay lines.IEEE J.Sel.Areas Commun.，1996，14(5)：1014-1029
[3]Yeo Y K，Yu J，and Chang G K，A dynamically reconfigurable folded-path time delay bufferfor optical packet switching.IEEE Photon.Technol.Lett.，2004，16(5)：2559-2561
[4]Langenhorst R；Eiselt M，Pieper W，et al.，Fiber loop optical buffer. J.Lightw.Technol.，1996，14(3)：324-335
[5]Manning R J，Phillips I D，Ellis A D，et al.，10Gb/s all-optical regenerative memory usingsingle SOAbased logic gate.Electron.Lett.，1999，35(2)：158-159
[6]Gambini P，Renaud M，Guillemot C，et al.，Transparent optical packet switching：Networkarchitecture and demonstrators in the KEOPS project.IEEE J.Sel.Areas Commun.，1998，16(7)：1245-1259
[7]Masetti F，Benoit J，Brillouet F，et al.，High speed，high capacity ATM optical switches forfuture telecommunication transport networks.IEEE J.Sel.Areas Commun.，1996，14(5)：979-997
[8]Pruncal P R，Optically processed self-routing，synchronization，and contention resolution for1D and 2D photonic switching architectures.IEEE J.Quantum Electron.，1993，29(2)：600-612
[9]Yeo Y K，Yu J，and Chang G K，A dynamically reconfigurable folded-path time delay bufferfor optical packet switching.IEEE Photon.Technol.Lett.，2004，16(11)：2559-2561
[10]Yoffe G W，Arkwright J W，Town G E，et al.，Tunable optical delay line based on a fiberBragg grating.Electron.Lett.，1998，34(17)：1688-1690
[11]Valante L C G，Triques A L C，Torres P，et al.，Optical fiber polarization delay line based onunchirped fiber Bragg gratings.In：Proc.SBMO/IEEE MTT-S Int.MicrowaveOptoelectronics Conf.(IMOC)，Foz do Iguazu，Brazil，2003：987-990
[12]Hunter D K，Cornwell W D，GilfedderT H，，et al.，SLOB：A switch with large optical buffersfor optical packet switching.J.Lightw.Technol.，1998，16(10)：1725-1736
[13]Liang Z，Xiao S，A quantized delay buffer model for single-wavelength fiber delay linebuffer model.J.Lightw.Technol.，2007，25(8)：1978-1985
附图说明
图1为环型光纤延迟线缓存。
图2为前向型光纤延迟线缓存。
图3为折叠型光纤延迟线缓存。
图4为本发明的多级环状光纤延迟线缓存结构示意图。
图5为本发明的单级环状光纤延迟线缓存结构示意图。
图6为本发明的缓存单元结构示意图。
具体实施方式
在图4中，第1级，第2级，...，第K级缓存结构是依次串联在一起的，各级缓存结构根据a₁，a₂，...，a_K分别进行缓存单元的分配和调度。
在图5中显示了单级缓存结构的组成。各个单级缓存结构的调度算法都是相同的，具体操作以第1级进行说明。光分组从Input端口进入缓存结构后，缓存结构根据a₁控制光开关矩阵进行切换。如果a₁＝0，则光分组直接切换到Output端口输出；如果a₁＞0，则光分组切换到端口，按顺时针方向依次经过a₁个缓存单元后，经由端口从Output端口输出。
在图6中显示了缓存单元的组成。由Input端口进入的光分组可从I_x^s端口进入缓存单元；来自上一个缓存单元输出端口的光分组可从I_x^s端口进入缓存单元。经过FDL缓存后，如果缓存时间已经足够，则光开关切换到O_x^s，光分组输出到Output端口；如果缓存时间还未足够，则光开关切换到O_x，光分组继续进入下一缓存单元进行缓存。