《一种谐振型限流器晶闸管阀快速触发系统及工作方法.pdf》由会员分享，可在线阅读，更多相关《一种谐振型限流器晶闸管阀快速触发系统及工作方法.pdf（10页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN102354963A43申请公布日20120215CN102354963ACN102354963A21申请号201110252086322申请日20110830H02H9/02200601G05B19/0420060171申请人上海电力学院地址200090上海市杨浦区平凉路2103号72发明人王华昕张小宝赵永熹74专利代理机构上海申汇专利代理有限公司31001代理人吴宝根54发明名称一种谐振型限流器晶闸管阀快速触发系统及工作方法57摘要本发明涉及一种谐振型限流器晶闸管阀快速触发系统及工作方法，系统主要由采样模块、控制器、时钟电路、触发单元和报警电路组成。采样模块高速采样线路电。
2、流、谐振电压差信号；时钟电路提供全局时钟信号，为系统提供一个基准时间；控制器采用现场可编程技术，实现故障识别逻辑配合方案，将判据信号转换成晶闸管阀触发信号。模型实验表明谐振电压差识别方法能在1MS内提供判据出口信号。本发明具有快速识别短路故障和能躲开重合闸和系统断线等故障的优点。51INTCL19中华人民共和国国家知识产权局12发明专利申请权利要求书1页说明书4页附图4页CN102354973A1/1页21一种谐振型限流器晶闸管阀快速触发系统，其特征在于，包括采样模块、控制器、时钟电路、触发单元和报警电路，采样模块采用高速并行模数转换器，采样模块采样线路电流和谐振电压差信号进行模数转换后，将信。
3、号送入控制器中进行逻辑处理，输出控制信号到触发单元，触发单元输出到被控晶闸管，同时输出信号到报警电路，时钟电路为控制器提供时钟信号，控制器输出控制信号到采样模块启动采样。2根据权利要求1所述谐振型限流器晶闸管阀快速触发系统，其特征在于，所述采样模块选用高速并行AD转换芯片，控制器选用FPGA可编程门阵列芯片。3一种谐振型限流器晶闸管阀快速触发系统工作方法，其特征在于，当谐振元件中有电流流过时，若谐振电压差达到动作的阈值，谐振电压差与短路电流判据经过逻辑与门后构成短路故障信号，该信号经过转换成晶闸管阀触发信号快速触发限流器晶闸管导通；当谐振电压差达到动作阈值但电流元件中没有电流流过时，即电流判据。
4、经一个反相器后和谐振电压差判断结果再经一个逻辑与门构成断线故障出口，断路故障信号输出发出警告信号；在重合闸过程中将谐振电压差判据闭锁，等限流器谐振器件两端电压差衰减到判断动作值之下时，打开谐振电压差判据。权利要求书CN102354963ACN102354973A1/4页3一种谐振型限流器晶闸管阀快速触发系统及工作方法技术领域0001本发明涉及电力系统领域，特别涉及一种谐振型限流器晶闸管阀快速触发系统及工作方法。背景技术0002大负荷中心短路电流超标已经成为制约电网发展的重要因素。串联谐振型限流器因原理简单、安全可靠、经济合理，成为应用于500KV超高压电网的实用化限流器。串联谐振型限流器原理如。
5、下限流电抗串联与之工频谐振的电容器；短路故障时，电容器被快速旁路，相当于限流电抗投入。实现限流器主动限流功能的关键是电容器快速旁路。旁路电路动作速度决定了限流器投入速度，此外旁路电路高速闭合对装置的绝缘配合、过压保护、电路通流水平的降低都十分有利。0003快速触发系统是限流器旁路电路的关键环节。触发系统的保护判据依赖于短路电流幅值和电流微分值。该保护判据在工程上具有极高的可靠性，但触发时间达到5毫秒仍然存在困难，原因为以下方面1、短路故障识别方法速度还不够快。电流幅值和变化率能直接快速体现故障信息，但电流幅值受故障相位和距离的影响，电流变化率容易受到高频噪声的干扰。为了防止误判，判据阈值设定比。
6、较高，而且要多次比较确认，影响了保护判据出口时间。00042、信号传输环节过多，造成一定的延时。专利“一种故障电流限制器的晶闸管阀触发与监测系统”提出了晶闸管阀触发与监测编码方式。上位机发出触发信号给阀基电子设备（VBE）,VBE再转发给触发板，触发板发出触发脉冲给晶闸管阀。信号传输过程经过检测、通讯、模数转换、短路电流识别、脉冲编码等环节。由于信号要在高低电位平台传送，执行时间花在通讯环节上过多。发明内容0005本发明是针对限流器投入工作速度不能满足系统的问题，提出了一种谐振型限流器晶闸管阀快速触发系统及工作方法，具有较好的速动性和可靠性。0006本发明的技术方案为一种谐振型限流器晶闸管阀快。
7、速触发系统，包括采样模块、控制器、时钟电路、触发单元和报警电路，采样模块采用高速并行模数转换器，采样模块采样线路电流和谐振电压差信号进行模数转换后，将信号送入控制器中进行逻辑处理，输出控制信号到触发单元，触发单元输出到被控晶闸管，同时输出信号到报警电路，时钟电路为控制器提供时钟信号，控制器输出控制信号到采样模块启动采样。0007所述采样模块选用采样芯片为高速并行AD转换芯片，控制器选用FPGA可编程门阵列芯片。0008一种谐振型限流器晶闸管阀快速触发系统工作方法，其特征在于，当谐振元件中有电流流过时，若谐振电压差达到动作的阈值，谐振电压差与短路电流判据经过逻辑与门后构成短路故障信号，该信号经过。
8、转换成晶闸管阀触发信号快速触发限流器晶闸管导通；说明书CN102354963ACN102354973A2/4页4当谐振电压差达到动作阈值但电流元件中没有电流流过时，即电流判据经一个反相器后和谐振电压差判断结果再经一个逻辑与门构成断线故障出口，断路故障信号输出发出警告信号；在重合闸过程中将谐振电压差判据闭锁，等限流器谐振器件两端电压差衰减到判断动作值之下时，打开谐振电压差判据。0009本发明的有益效果在于本发明谐振型限流器晶闸管阀快速触发系统及工作方法，具有较好的速动性和灵敏性，保证系统的安全同时，对电网的进一步发展提供了技术上的保证。附图说明0010图1为本发明谐振型限流器晶闸管阀快速触发系统。
9、原理图；图2为本发明谐振型限流器晶闸管阀快速触发系统电路图；图3为本发明谐振型限流器晶闸管阀快速触发系统逻辑系统框图；图4为本发明谐振型限流器晶闸管阀快速触发系统实验主电路图；图5为本发明谐振型限流器晶闸管阀快速触发系统硬件电路图；图6为本发明谐振型限流器晶闸管阀快速触发系统软件流程图；图7为本发明谐振型限流器晶闸管阀快速触发系统谐振电压差波形图；图8为本发明谐振型限流器晶闸管阀快速触发系统判据出口时间统计图。具体实施方式0011限流器本体故障信号指的是短路电流信号、谐振电容电压信号和限流电抗电压信号。本体故障信号经传感器采用后进入识别单元模块。识别模块采用的是谐振电压差快速识别方法。识别方法。
10、判断出短路故障后，发出判据信号给光电触发与监测单元，触发单元发出触发信号给晶闸管电子板TE，TE板再发出触发信号给晶闸管，使晶闸管动作，如图1所示系统原理图。0012稳态时由于限流元件工频谐振，限流电抗电压与谐振电容电压幅值相等，方向相反，因此两者标量之差为0。短路时，由于非周期分量存在使得电感两端电压值发生突变，而电容两端电压几乎不变，从而引起谐振元件电压差发生较大的跳变，由于跳变幅值相对较大，这一信号可以作为故障判断的可靠依据。谐振电压差法有两大优点1、谐振电压差法受其他因素影响最小谐振电压差法的大小由短路电流存在非周期分量这个特征引起，基本不受其他因素的干扰。2、谐振电压差法整定值较小。。
11、短路故障发生后，谐振电压差近乎是从无到有的过程，因而该判据具有较好的速动性和灵敏性。0013快速触发系统利用可编程硬件技术（FPGA可编程门阵列）处理逻辑功能的特性，将信号处理集中在触发板上完成，能有效节省信号传递的开销，提高了触发系统的快速性和可靠性。系统主要由采样模块，计时器，逻辑判断模块，以及信号转换模块等组成。采样模块高速采样线路电流、谐振电压差信号；计时器提供全局时钟信号，为系统提供一个基准时间；逻辑判断模块实现故障识别逻辑配合方案，该模块属于可编程技术中的软件技术；信号转换模块将判据信号转换成晶闸管阀触发信号。模型实验表明谐振电压差识别方法能在1MS内提供判据出口信号。0014触发。
12、系统核心部件是逻辑判断模块。当系统断线时，谐振器件两端同样会出现谐说明书CN102354963ACN102354973A3/4页5振电压差，因此，这一判据无法躲开断线对故障判断的影响，谐振电压差需要与短路电流判据配合。断路器在重合闸过程中，由于电容器端口电压未完全释放掉，谐振电压差判据也会误判，因此需要与断路器合闸信号相配合。0015该模块实现方案如下1、当电流元件中有电流流过时，若谐振电压差达到动作的阈值，则判定为短路故障，此时，该装置发出短路故障信号；当谐振电压差达到动作阈值但电流元件中没有电流流过时，此时判定为断线故障。2、在重合闸过程中将谐振电压差判据闭锁。重合闸完成后电路进入稳态等到。
13、限流器谐振器件两端电压差衰减到判据动作阈值之下时，再开放该装置，以确保限流器控制装置不会在合闸瞬间误动作将限流电抗器投入系统。0016触发系统如图2所示电路图。系统主要由采样模块、计时器、逻辑判断电路、控制器以及信号转换模块等组成。0017逻辑判断部分如图3所述，采样芯片采用高速并行模数转换器，采样线路电流、谐振电压差信号，并进行模数转换；计时器提供全局时钟信号，为系统提供一个基准时间，计数器可以用晶振或者FPGA内部时钟信号；控制器采用现场可编程器，该控制器控制模数转换器的启动信号，进行逻辑模块处理等，逻辑判断提供故障判据信号，触发单元接受到信号后立刻触发晶闸管。0018图3为逻辑系统框图，。
14、正常运行期间，谐振电压差与电流判断结果经过一个逻辑与门后构成断路故障的出口，当装置判断为系统发生短路故障时，该信号快速触发限流器晶闸管导通，判断结果经一个反相器后和谐振电压差判断结果经过一个逻辑与门构成断线故障出口，当装置判断为断线故障时，可发警告信号。在合闸逻辑判断中，引入断路器状态将谐振电压差判据出口闭锁。采用实时监测谐振电压差值控制，等到由合闸引起的谐振电压差衰减至判据动作值之下，躲过由合闸产生的谐振电压差对装置的影响。值的整定可取系统各种运行参数下谐振电压差衰减至动作值以下并留有一定安全裕量。0019实验主电路如图4所示。本实验目的验证快速触发系统的时间响应性能，因此实验工况为小电压电。
15、流。主电路参数如下电源为50V可调交流电压源，L600MH，所需谐振电容C169UF，R100，S1，S2为短路点。满足实验条件的电容为47UF，则需并联电容的个数为4，谐振阻抗呈现容性。实验表明，正常工作时电流200MA，当节开关S1闭合，可跳变至正常值的2倍之多。而这一值的大小随实验电压大小不同而不同。0020依据快速触发系统设计理念，硬件电路实现如图5所示。采样芯片选择AD1674高速并行12位芯片，采样每个周期采样128个点，则采样速率为128K/S。FPGA采用ACTEL公司的PROASIC3A3P060VQG100FPGA芯片，芯片具有60K系统门规模，18KSRAM，71个I/O。
16、。计时器由FPGA内部时钟实现。FPGA实现逻辑判断，并提供AD控制信号。故障发生后，提供报警信号。0021根据逻辑配合关系，软件实现流程如图6所示。分频器输出的64KHZ脉冲控制AD1674芯片对信源进行一周波128点采样。在AD转换结束后将结果送入比较器与设定阈值进行比较。若采样值大于设定阈值时即发出故障判据信号。0022实验阈值选取，电流阈值为150MA，电流变化率阈值为34A/S，谐振电压差阈值为说明书CN102354963ACN102354973A4/4页668V。典型故障录波波形如图7所示。图中跳跃的电平信号为谐振电压差判据出口信号，曲线为谐振电压差信号。对短路故障随机做了20组，统计判据出口时间如图8所示。统计时间结果表明，谐振电压差平均响应时间在06MS，电流变化率平均响应时间在2MS，短路电流平均响应时间在6MS。说明书CN102354963ACN102354973A1/4页7图1图2说明书附图CN102354963ACN102354973A2/4页8图3图4图5说明书附图CN102354963ACN102354973A3/4页9图6图7说明书附图CN102354963ACN102354973A4/4页10图8说明书附图CN102354963A。