光盘装置 【技术领域】
本发明涉及光盘装置。背景技术 近年来的光盘装置对以 Blu-ray( 注册商标 ) 为代表的大容量光盘要求更高速地 对信号进行记录和再现的能力。为了高速进行记录和再现， 期望通过缩短信号线路来减少 传输损耗。
另一方面， 为了使光拾取器可动， 光盘装置中的大部分记录再现信号传输线路使 用了挠性线路。因此， 由于需要确保可动范围， 信号线路需要某种程度的物理长度。此外， 在笔记本电脑等中使用的薄型光盘装置中为了能够进行盘托盘的开闭而使用了挠性线路。 该线路也需要某种程度的物理长度。
根据上述理由， 光盘装置的记录再现传输线路的特征在于用于处理记录再现信号 的信号处理 LSI(Large Scale Integration ： 大规模集成电路 ) 与光拾取器之间的距离较 长。 当记录再现传输线路的距离较长时， 不仅传输线路的通过损失增加， 而且阻抗不匹配之 处的反射也会影响到更低频率。因此， 导致记录再现信号的振铃波形、 上升 / 下降时间变得 迟缓等的波形劣化。若进一步进行记录再现的高速化则其影响将更为显著， 记录再现的错 误率可能恶化。
在下述专利文献 1 ～ 3 中记载有用于补偿上述那样的记录再现错误的方法。
专利文献 1 ： 日本特开 2001-84624 号公报
专利文献 2 ： 日本特开 2006-24341 号公报
专利文献 3 ： 日本特开 2009-99233 号公报
发明内容 光盘装置的再现信号传输系统由于光拾取器的受光元件本身的频带限制、 受光元 件与信号传输线路的阻抗不匹配， 导致用于实现高速再现的频带容限减少。下面说明光盘 装置的再现信号传输系统中的课题。
光拾取器输出的再现信号通常使用抗外来噪声的差动传输方式被传输到信号处 理 LSI。为了无劣化地将再现信号传输到信号处理 LSI， 将光拾取器具有的再现用受光元件 (Opto-Electronic Integrated Circuit ： OEIC) 的频带、 差动传输线路的频带以及信号处 理 LSI 的频带合并后的频带需要在再现信号的频带以上。
在差动传输线路和位于其前后的构成要素彼此或者在构成要素内存在阻抗不匹 配的部位时， 发生信号的多重反射， 成为振铃波形、 信号上升 / 下降时间劣化的主要原因。 因此， 为了确保再现信号以上的频带， 实现高速信号传输， 需要使差动传输线路和其前后的 构成要素的阻抗匹配。
为了确保驱动力和信号频带， OEIC 被设计成尽量降低差动传输时的输出阻抗。此 时， 在光盘装置的规格上、 OEIC 的输出阻抗具有低于差动送线路的特性阻抗的倾向。因此，
在差动传输线路的输入端， 在差动传输线路的特性阻抗与 OEIC 的输出阻抗之间产生不匹 配， 如上述那样引起波形劣化。因此， 产生使差动传输线路的特性阻抗与 OEIC 的输出阻抗 匹配的需要。
为了使差动传输线路的特性阻抗与 OEIC 的输出阻抗匹配， 需要降低差动传输线 路的特性阻抗， 或者增大 OEIC 的输出阻抗。其中， 挠性线路占光盘装置中的差动传输线路 的大部分， 发现挠性线路的特性阻抗在再现信号频率附近占有支配性。 因此， 例如作为挠性 线路而经常使用的挠性扁平电缆的情况下， 为用绝缘体分别覆盖线路宽度和线路间隔确定 的多条导线这样简单的结构， 因此难以按线路调整特性阻抗。
另一方面， 在上述挠性线路由挠性印制电路基板构成时， 差动传输线路的特性阻 抗由各尺寸和材质的参数大致确定。 但是， 若考虑到确保线路的柔软性和弯曲性， 进而在光 盘装置中的挠性线路上通常布置有 50 ～ 100 条左右的信号线时， 上述参数的自由度较小。
与此相对， 为了确保 OEIC 的驱动力和频带， 不希望提高 OEIC 的输出阻抗。因此， 可以说 OEIC 的驱动力和频带与再现信号传输系统的频带存在折衷选择的关系。
为了解决上述课题， 本发明的目的在于 ： 通过确保光拾取器的受光元件的频带， 并 且使再现信号传输线路的特性阻抗和受光元件的输出阻抗匹配来确保再现信号传输线路 的频带。 在本发明的光盘装置中， 构成差动传输线路的各线路在挠性线路与光拾取器的连 接点或者其附近， 分别被分支成具有 2 条以上的相等的线路条数的多条线路。
根据本发明的光盘装置， 能够通过分割差动传输线路来调整其特性阻抗。 即， 能够 降低受光元件的输出阻抗来确保频带， 并且能够与其输出阻抗相匹配来降低差动传输线路 的特性阻抗， 使阻抗匹配。据此， 能够在确保受光元件频带的基础上， 实现高速信号传输。
附图说明
图 1 是表示光盘装置中通常的再现信号传输系统的图。 图 2 是表示从 OEIC6 到信号处理 LSI8 的再现信号传输线路的结构的图。 图 3 是实施方式 1 的光盘装置的结构图。 图 4 是实施方式 2 的光盘装置的结构图。 图 5 是示意地示出图 4 所示的线路结构的等效电路的图。 图 6 是表示单独对挠性扁平电缆 13( 线路 17) 的特性阻抗进行评价后的结果的图。 图 7 示出对从 OEIC6 输出端到信号处理 LSI8 输入端上的电路结构的计算机模型 的传输特性进行评价后的结果。
图 8 示出对图 7 所示的计算机模型的特性阻抗进行评价后的结果。
图 9 示出在图 7 ～图 8 所示的计算机模型下， 应用实施方式 1 ～ 2 的差动传输线 路 10 的计算机模型， 对传输特性进行评价后的结果。
图 10 示出在图 7 ～图 8 所示的计算机模型下， 应用实施方式 1 ～ 2 的差动传输线 路 10 的计算机模型， 实施 TDR 测量后的结果。
图 11 示出将 OEIC6 的差动传输时的输出阻抗设定为 60Ω， 与图 9 相同地对传输特 性进行评价后的结果。
图 12 示出将 OEIC6 的差动传输时的输出阻抗设定为 50Ω， 与图 9 相同地对传输特 性进行评价后的结果。
图 13 是实施方式 3 的光盘装置的结构图。
图 14 是实施方式 4 的光盘装置的结构图。
图 15 是实施方式 5 的光盘装置的结构图。
图 16 是实施方式 6 的光盘装置的结构图。
标号说明
1 光盘
2 光拾取器
3 半导体激光二极管 (LD)
4 激光
5 再现光信号
6OEIC
7 再现信号
8 信号处理 LSI
10 差动传输线路
11 保护线路
12 第一电路基板
13 挠性扁平电缆
14 第二电路基板
15 连接器
16 ～ 18 线路
19 挠性印制电路基板
20 线路
21 同轴电缆
22 第二层
23 第三层
24 ～ 25 连接焊盘正下方部
26 连接焊盘 具体实施方式
< 以往的光盘装置 >
为了便于理解本发明， 在进行本发明实施方式的说明之前， 对以往的光盘装置中 的信号传输线路及其周边结构进行说明。然后， 说明本发明的各实施方式。
图 1 是表示光盘装置中的通常的再现信号的传输系统的图。此外， 在以下所示的 所有附图中省略与本发明无直接关系的布线和构成要素。以下， 说明图 1 所示的各构成要 素的概略工作。
安装在光拾取器 2 内的半导体激光二极管 (Laser Diode ： LD)3 对光盘 1 照射激 光 4。光拾取器 2 内的再现用受光元件 (OEIC)6 根据记录在光盘 1 上的标记 / 间隔的数据对强度发生变化的反射光 ( 再现光信号 5) 进行光电转换。信号处理 LSI8 对 ( 在此使用 Digital Signal Processor ： DSP ： 数字信号处理器而构成 ) 对被转换成电信号的再现光信 号 5 即再现信号 7 进行处理， 使光盘 1 的信息再现。
从 OEIC6 到信号处理 LSI8 的再现信号传输线路的构成要素和其传输特性根据光 盘装置的种类而不同。 下面对再现速度的高速化显著的半高型光盘装置中的通常的传输系 统进行说明。
图 2 是表示从 OEIC6 到信号处理 LSI8 的再现信号传输线路的结构的图。图 1 中 的再现信号 7 通过差动传输线路 10 从 OEIC6 传输到信号处理 LSI8。为了抑制噪声， 往往在 差动传输线路 10 的外侧相邻地设置有电源布线和 GND 布线等保护线路 11。图 2 中 4 条线 路中最外侧的 2 条相当于该保护线路 11。
差动传输线路 10 连接在第一电路基板 12、 挠性扁平电缆 13、 第二电路基板 14 以 及将上述这些部件连接起来的连接器 15 上。第一电路基板 12 是安装有 OEIC6 的光拾取器 2 内的电路基板。第二电路基板 14 是安装有信号处理 LSI8 的电路基板。差动传输线路 10 沿着传输方向被分支成第一电路基板 12 上的线路 16、 挠性扁平电缆 13 上的线路 17 以及第 二电路基板上的线路 18。 挠性扁平电缆 13 为了确保光拾取器的可动范围而需要 5 ～ 10cm 左右的长度， 占 差动传输线路 10 全长的一半以上。因此， 差动传输线路 10 上的特性阻抗的平均主要取决 于挠性扁平电缆 13 的特性阻抗。
挠性扁平电缆 13 具有分别用绝缘体包覆线路宽度和线路间隔固定的多条导线这 样简单的结构， 因此成本比挠性印制电路基板低， 但另一方面难以按线路来调整特性阻抗。
在假定为典型的光盘装置结构的情况下， 具有 0.5mm 间距的线路间隔的挠性扁平 电缆 13 的特性阻抗在差动传输时大约为 130Ω 左右。 但是， 假设为挠性扁平电缆 13 与框体 等导体不接触的情况。此外， 由于挠性扁平电缆 13 的包覆部的厚度和导线的厚度等原因， 在差动传输时的特性阻抗具有 100 ～ 140Ω 左右的范围。
另一方面， 为了确保驱动力和频带， 将 OEIC6 的差动传输时的输出阻抗设计为 40 ～ 80Ω 左右。因此， 在 OEIC6 的输出阻抗和差动传输线路 10 的特性阻抗之间产生不匹 配， 其为波形劣化的原因。
此外， 通过本发明人的调查可知， 利用通常在光盘装置中使用的工艺而制作的挠 性印制电路基板的差动特性阻抗仅能够在大约 80 ～ 160Ω 左右的范围内进行调整。此外， 挠性印制电路基板的成本相对高于挠性扁平电缆 13， 因此若考虑到成本则难以轻易地采 用。
在以上说明中， 对半高型光盘装置进行了描述， 但考虑到若对笔记本电脑等中使 用的薄型光盘装置进行再现速度的高速化， 也产生同样的课题。 此外， 虽对各参数和条件设 置了限制， 但在此所示的各挠性线路上的特性阻抗的范围不限于此。
以上， 说明了现有光盘装置中的信号传输线路及其课题。 以下， 说明本发明的各实 施方式。
< 实施方式 1>
图 3 是本发明的实施方式 1 的光盘装置的结构图。在此， 仅示出与图 2 对应的再 现信号传输线路的结构， 对其他通常的结构省略记载。
在本实施方式 1 中， 构成差动传输线路 10 的 2 条线路进而分别在第一电路基板 12 与挠性电缆 13 的连接点附近被分支成 2 条。因此， 在挠性电缆 13 上的线路 17， 差动传输线 路 10 与以往的传输线路结构相比呈 2 倍并行。分支后的线路在第二电路基板 14 与挠性电 缆 13 的连接点附近再次合并成 1 条线路。
根据该线路结构， 通过在挠性电缆 13 的区间 ( 线路 17) 使线路并行化， 差动传输 线路 10 的每单位长度的电感成分降低， 并且线路之间的电容耦合成分增加。因此， 差动传 输线路 10 的特性阻抗低于以往的线路结构。并且， 电流流过差动传输线路 10 的面积也增 加， 因此导体损失减少。由于这些效果， OEIC6 与差动传输线路 10 之间的阻抗匹配得到改 善， 损失也减少。因此， 可以认为波形劣化降低， 差动传输线路 10 的频带得到改善。
< 实施方式 2>
图 4 是本发明实施方式 2 的光盘装置的结构图。在此， 与图 3 相同， 仅示出再现信 号传输线路的结构， 对其他通常的结构省略记载。
在本实施方式 2 中， 构成差动传输线路 10 的 2 条线路在第一电路基板 12 与挠性 电缆 13 的连接点附近被分支成 2 条这一点与实施方式 1 相同。在本实施方式 2 中， 配置各 线路以使输送反相的差动信号的线路相互邻接这一点与实施方式 1 不同。 图 5 是示意地示出图 4 所示的线路结构的等效电路的图。为了表示差动信号的相 位相反， 为了方便在电路上同时标记 + 符号和 - 符号。
如图 4 ～图 5 所示， 在交替配置有输送反相差动信号的线路的情况下， 存在 3 个反 相线路相邻的区间。因此， 线路间的电容耦合也存在 3 个。据此， 与实施方式 1 相比， 挠性 电缆 13 的电容耦合成分增加， 差动传输线路 10 的特性阻抗进一步降低。
< 实施方式 1 ～ 2 的效果 >
接着， 为了确认实施方式 1 ～ 2 的效果， 说明本发明人独自实施的实验和计算机模 拟结果。此外， 在此所示的数值和构成要素仅是 1 例， 本发明不一定必须限于这些数值和构 成要素。
图 6 是表示单独对挠性扁平电缆 13( 线路 17) 的特性阻抗进行评价后的结果的 图。 在此， 将测量对象的挠性扁平电缆与测量用的同轴电缆 21 连接， 使用 TDR(Time Domain Reflectometry ： 时域反射法 ) 测量， 对差动传输时的特性阻抗进行评价。 为了进行比较， 在 图 6 内同时标记以往的挠性扁平电缆和实施方式 1 ～ 2 的挠性扁平电缆 13 的特性阻抗。
在 图 6 中， 纵 轴 表 示 差 动 传 输 时 的 特 性 阻 抗 (Ω)， 横 轴 是 时 间 轴。 到 0.0 ～ 0.9nsec 附近为止的测量结果示出测量系统同轴电缆 21 的差动特性阻抗。 由于开放未连接 同轴电缆 21 的一侧进行测量， 因此 1.8nsec 附近以后的特性阻抗的值发散。
如图 6 所示， 可知具有现有构造的挠性扁平电缆的特性阻抗为 120Ω 左右， 但实施 方式 1 的挠性扁平电缆 13 的特性阻抗降低至 100Ω 左右。实施方式 2 的挠性扁平电缆 13 的特性阻抗进一步降低， 降低至 60Ω 左右。
接着， 说明对从光拾取器 2 内的第一电路基板 12 上的 OEIC6 输出端到第二电路基 板 14 上的信号处理 LSI8 输入端为止的差动传输线路 10 的差动通过特性 (S 参数 ) 进行评 价后的结果。
本评价通过计算机模拟来实施， 因此， 首先制作从 OEIC6 输出端到信号处理 LSI8 输入端为止的电路结构的计算机模型。具体而言， 在电路模拟器上制作上述 S 参数、 OEIC6
的等效电路以及信号处理 LSI8 的等效电路， 计算再现信号传输系统的传输特性。差动传输 线路 10 为现有构造。
在本模拟中， 将 OEIC6 的差动传输时的输出阻抗设为 80Ω， 将信号处理 LSI8 的差 动传输时的输入阻抗设为 2000Ω。OEIC6 本身的频带限制仅考虑包含在 OEIC6 的等效电路 中的 CR 常数， 而不考虑受光元件本身的响应速度。即， 在本模拟中仅单纯评价再现信号传 输系统的电传输特性。
图 7 示出对从 OEIC6 输出端到信号处理 LSI8 输入端为止的电路结构的计算机模 型进行评价后的结果。如图 7 所示， 计算机模型上的传输特性与实际的传输特性大致一致， 因此可知本计算机模型正确地反映了实际的电路特性。
图 8 示出利用 TDR 对图 7 所示的计算机模型进行评价后的结果。如图 8 所示， 可 知计算机模型的特性阻抗与实际测量的特性阻抗非常一致。下面使用该计算机模型， 通过 模拟来评价实施方式 1 ～ 2 的效果。
图 9 示出在图 7 ～图 8 所示的计算机模型下， 应用实施方式 1 ～ 2 的差动传输线路 10 的计算机模型， 对传输特性进行评价后的结果。以下， 说明图 9 所示的评价结果。此外， 在以下的说明中， 通过差动传输线路 10 后的信号劣化是否过大以信号增益是否降低 3dB 以 上为基准进行判断。 可知在实施方式 1 中， 抑制了基于反射的 200MHz 附近的增益上升。此外， 增益降 低 3dB 的频率在以往的挠性扁平电缆中为 400MHz 附近， 在实施方式 1 中改善到 500MHz 附 近。即， 可以说在实施方式 1 中， 即使以更高的频率传输信号， 增益也难以降低。
在实施方式 2 中， 来自低频的下降增大， 增益降低 3dB 的频率低于以往的挠性扁平 电缆。 这可认为是因为挠性扁平电缆 13 的特性阻抗降得过低。 使用下面的图 10 进行说明。
图 10 示出在图 7 ～图 8 所示的计算机模型下， 应用实施方式 1 ～ 2 的差动传输线 路 10 的计算机模型， 实施 TDR 测量后的结果。以下， 对图 10 所示的测量结果进行说明。
在使用了以往的挠性扁平电缆的情况下， 特性阻抗为 120Ω 附近， 再现信号传输 线路整体的平均阻抗与 OEIC6 的输出阻抗不匹配。
在实施方式 1 中， 挠性扁平电缆 13 的特性阻抗降低至 100Ω 附近， 再现信号传输 线路整体的平均阻抗接近 OEIC6 的输出阻抗即 80Ω， 因此阻抗的匹配状态得到改善， 如图 9 所示， 传输特性得到改善。
在实施方式 2 中， 挠性扁平电缆 13 的特性阻抗降低至 60Ω 附近， 再现信号传输线 路整体的平均阻抗与 OEIC6 的输出阻抗即 80Ω 相比进一步降低， 因此阻抗的匹配状态几乎 未得到改善， 如图 9 所示传输特性恶化。
图 11 示出将 OEIC6 的差动传输时的输出阻抗设定为 60Ω， 与图 9 相同地对传输特 性进行评价后的结果。以下， 对图 11 所示的评价结果进行说明。
在实施方式 2 中， 增益降低 3dB 的频率上升到 600MHz 附近， 与图 9 相比传输特性 得到改善。 与此相对， 在以往的挠性扁平电缆和实施方式 1 中， 200MHz 附近的增益上升大于 图 9， 因此由其引起振铃波形变大。这是因为差动传输线路 10 的特性阻抗与 OEIC6 的输出 阻抗不匹配。
图 12 示出将 OEIC6 的差动传输时的输出阻抗设定为 50Ω， 与图 9 相同地对传输特 性进行评价后的结果。本图中， 即使在以往的挠性扁平电缆、 实施方式 1 ～ 2 中的任一情况
下， 在 200MHz 附近也观察到增益上升， 由其引起振铃波形变大。
若对图 11 ～图 12 进行比较， 则在实施方式 2 中， OEIC6 的差动传输时的输出阻抗 最佳为 60Ω 左右， 可确认与以往相比能够使用输出阻抗较低的 OEIC。
< 实施方式 3>
图 13 是本发明实施方式 3 的光盘装置的结构图。在此， 与图 3 相同， 仅示出再现 信号传输线路的结构， 对其他通常的结构省略了记载。
在本实施方式 3 中， 构成差动传输线路 10 的 2 条线路在第一电路基板 12 与挠性电 缆 13 的连接点附近被分支成作为 n 条 (n ≥ 3) 的多条线路。分支后的各线路在第二电路 基板 14 与挠性电缆 13 的连接点附近再次合并成 1 条线路。其他结构与实施方式 1 相同。
在本实施方式 3 中， 差动传输线路 10 的线路宽度比实施方式 1 宽。据此， 差动传 输线路 10 的每单位长度的电感成分低于实施方式 1。 因此， 差动传输线路 10 的特性阻抗低 于实施方式 1， 所以即使 OEIC6 的输出阻抗进一步下降， 也能够与差动传输线路 10 的特性阻 抗匹配。因此， 能够进一步改善频带。
< 实施方式 4>
图 14 是本发明实施方式 4 的光盘装置的结构图。在此， 与图 3 相同， 仅示出再现 信号传输线路的结构， 对其他的通常结构省略记载。
在本实施方式 4 中， 构成差动传输线路 10 的 2 条线路在第一电路基板 12 与挠性 电缆 13 的连接点附近被分支成作为 n 条 (n ≥ 3) 的多条线路， 配置成反相的差动信号相互 邻接。分支后的各线路在第二电路基板 14 与挠性电缆 13 的连接点附近再次合并成 1 条线 路。其他结构与实施方式 2 相同。
在本实施方式 4 中， 反相线路相邻的区间存在 (2n-1) 个。因此， 线路之间的电容 耦合也存在 (2n-1) 个。据此， 与实施方式 3 相比， 挠性电缆 13 的电容耦合成分增加， 差动 传输线路 10 的特性阻抗进一步下降。因此， 即使 OEIC6 的输出阻抗进一步下降， 也能够与 差动传输线路 10 的特性阻抗匹配， 所以能够进一步改善频带。
< 实施方式 5>
图 15 是本发明实施方式 5 的光盘装置的结构图。在此， 与图 3 相同， 仅示出再现 信号传输线路的结构， 对其他通常结构省略记载。
在本实施方式 5 中， 将实施方式 1 ～ 4 中的第一电路基板 12 和挠性扁平电缆 13 一体地构成在挠性印制电路基板 19 上。据此， 线路 16 ～ 17 作为线路 20 而被合并。此外， 在图 15 中例示了具有与实施方式 1 相同的分割线路的结构， 但也能够与图 15 相同地将其 他实施方式中的分割线路安装在挠性印制电路基板 19 上。
本实施方式 5 的结构也能够发挥与实施方式 1 ～ 4 相同的效果。此外， 在本实施 方式 5 中， 期望使差动传输线路 10 分支的位置尽量接近 OEIC6。 同样地， 期望使分支后的差 动传输线路 10 再次合并的位置尽量接近连接器 15。
图 15 所示那样的、 将第一电路基板 12 和挠性线路一体化后的结构在笔记本电脑 等中使用的细长型光盘装置中被采用。 根据本实施方式 5， 在这些细长型光盘装置中也能够 发挥与实施方式 1 ～ 4 相同的效果。
此外， 也能够由挠性印制电路基板来仅构成第一电路基板 12 的一部分。
< 实施方式 6>在本发明的实施方式 6 中， 说明对第一电路基板 12 的层叠构造或者第二电路基板 14 的层叠构造中的至少任一方下功夫， 来改善阻抗的匹配状态的方法。其他结构与实施方 式 1 ～ 5 相同。
图 16 是本发明的实施方式 6 的光盘装置的结构图。 在此， 仅示出第二电路基板 14 的层叠构造， 但也能够使第一电路基板 12 具有与图 16 相同的结构。
第二电路基板 14 包括配置将电路基板和挠性电缆 13 连接起来的连接器 15 的层、 在电路基板内部配置有构成线路的导线分布图 (conductor pattern) 的第二层 22 以及第 三层 23。
通常， 连接器 15 通过连接焊盘 26 而被固定在电路基板上。为了加固电路基板的 强度， 有时在配置该连接焊盘 26 的部分设置加固金属板等部件。
连接焊盘 26 由具有比差动传输线路 10 宽的宽度的区域构成。因此， 若在连接焊 盘 26 正下方配置有上述的导线分布图和金属加固板， 则它们与连接焊盘 26 之间的电容耦 合变大， 连接焊盘 26 附近的阻抗降低变大。
在实施方式 1 ～ 5 说明的结构中， 将差动传输线路 10 与第一电路基板 12 连接起 来的连接焊盘、 将差动传输线路 10 与第二电路基板 14 连接起来的连接焊盘均增加与现有 的挠性线路相比线路条数增加的量的个数 ( 在实施方式 1 ～ 2 的例子中增加 2 倍 )。因此， 各电路基板上的连接焊盘 26 附近的阻抗大幅降低， 由阻抗不匹配而产生信号反射， 对再现 信号传输产生恶劣影响。 因此， 在本实施方式 6 中， 在第二层 22 和第三层 23 中的、 相当于连接焊盘 26 正下 方的位置上不配置上述导线分布图和金属加固板。具体而言， 在第二层 22 上的连接焊盘正 下方部 24 和第三层 23 上的连接焊盘正下方部 25 上不配置上述的导线分布图和金属加固 板。
根据本实施方式 6， 能够降低连接焊盘 26 与导线分布图或者金属加固板之间的电 容耦合， 抑制阻抗降低。据此， 能够避免阻抗不匹配， 降低再现信号的反射来使传输质量提 高。