本发明涉及数字通信的自适应均衡器。它特别（但不是单一地）适用于作为判定反馈型自适应均衡器，用来降低用户电话回路中的码间干扰。 信号传输期间，由于传输通道的滤波特性，数字信号受到衰减并产生失真。通常，这类衰减和失真用所谓F]]>均衡器补偿。然而，这类均衡器不能补偿由传输通道的不连续因素，如线规改变或桥接接头，引起的反射或回波，这些回波或反射信号到达通道终点的时间可能滞后于激发它们的脉冲信号几个比特周期。其结果，由于在它的比特周期内存在有前一个（也可能是前几个）脉冲的能量，因此在数字“1”之后的数字“零”将不是真正的“零”。这种情况与主脉冲的衰减，可能使一般的阈值或判定回路难以准确地判断某一特定的码是1还是0。这一码间干扰现象通常称为“闭目”状态。由于回路中通常存在有桥接接头-在回路两端之间与其相连的开端线或线头，因此这种干扰比较严重。
为了降低码间干扰，每个接收器上可加装一个均衡器。典型的该均衡器包括一个横向滤波器，被接收的信号通过该滤波器。选择不同的滤波器输出来标出码间干扰，并作为校正信号反馈到回路，从而可以从输入信号中减去它。
反馈信号的振幅和定时随传输通道或回路地不同而不同，因此最好用有自适应能力的均衡器来补偿各种变量。这已导致自适应均衡器的发展。在这类均衡器中，确定反馈或校正信号的折真系数在信号传输期间被连续选定和最佳化。
在研制数字信号自适应均衡器过程中，将会遇到在不存在码间干扰时由于寄生振荡或起伏引起的一些问题;由于数/模量化造成的精度有限限问题;或由于附加噪声引起的系数值的随机变化问题。而且，这些问题还会受固定偏置和校正不当的影响。解决这些难题将会增加复杂性和费用。
目前，数字回路电话已发展到这一水平，即在普通的二线用户回路中中最好能采用数字信号传输。为此需要采用大量的补偿器。因而，需要设计一种自适应均衡器。要求它不仅能够减少上述一些问题，而且结构简单，制造便宜且坚固耐用。本发明在于满足这一要求。
发明概要
按照本发明的第一方面，在具有判定装置的数字通信系统中，用于降低码间干扰的自适应均衡器在每个比特周期内将数字输入信号与阈电平作比较，并根据上述信号是否大于阈电平提供“非零”状态或“零”状态输出。该自适应均衡器由以下几部分组成：
（a）输入装置。用于将数字输入信号与反馈信号相加，从而给上述判定装置提供校正过的输入信号;
（b）检测装置。用于在该校正过的信号中检测前一比特周期的“非零”状态和后一个比特周期的“零”状态，并在出现上述状态时输出一个指示信号。
（c）至少有一个反馈单元。它包括以下装置：
（ⅰ）相关器。它对判定装置的上述输出作出响应，在上述的后一个比特周期内对校正过的信号采样;
（ⅱ）对校正过的信号采样作积累，输出一个控制信号;
（ⅲ）反馈信号装置。它响应于上述控制信号，控制上述反馈信号，在上述后一个比特周期内减弱实际校正过的信号。
对校正过的信号采样进行积分的优点是，不需要测定实际的干扰，且精度较高，优于采用纯数字技术或不连续量化数字模拟变换技术的那些均衡器。
本发明的最佳实施例采用了双极输入信号。其输入装置不仅给出校正过的数字信号，而且给出其倒相信号。这些信号与相应检测装置的输出之间的相关性有助于实际上消除直流偏置和校正不当问题。这样有可能利用反馈回路的高增益。
均衡器可能有多个上述的反馈单元。每一反馈单元对应于“零”状态态下的、相应的多个连续的此后比特周期之一，且在那一比特周期产生相应的反馈信号。
按照本发明的第二个方面，是在具有判定装置的数字通信系统中，采用了自适应补偿码间干扰的方法。即采用判定装置。该判定装置在每个比特周期里将数字输入信号与阈电平作比较，并根据上述信号是否大于阈电平提供“非零”或“零”状态输出。该方法包括：
将数字输入信号和反馈信号相加，以便给上述判定装置提供校正过的数字信号;在校正过的信号中探测前一个比特周期“非零”状态和后一个比特周期“零”状态，并在存在上述状态时输出一个指示信号;
按照上述的输出信号，对上述校正过的信号的抽样进行采样，输出控制信号;并且
根据上述的控制信号，控制上述反馈信号以减弱上述后一个比特周期的实际校正过的信号。
附图简介
参照附图，仅以实例介绍本发明的具体装置，附图中：
图1是用于校正数字信号码间干扰的自适应均衡器的总体图;
图2是均衡器的脉冲整形网络;
图3是较详细的反馈单元（A）;
图4-7列出了均衡器在正、负脉冲和正、负干涉尾随脉冲情况下的工作情况;
图8详细介绍了检测规定序列的检测线路;
图9是均衡器信号的定时信号图。
最佳实施说明
图1中的自适应均衡器适用于均衡在引起码间干扰的原始比特或数字脉冲之后的三个连续比特周期内的码间干扰，因此它有三个基本上相同的反馈回路单元。每个回路对应于不同的比特周期。不同回路的各相应信号用相同字母，不同后缀字符（A、B、C）相区别。
并且，由于本文后面提到的理由，该均衡器采用倒相和非倒相输入信号。它也必须适合于相反极性的输入信号脉冲，而且在每种情况下，干扰尾随脉冲可能有与原始脉冲相同的或相反的极性（见图4（1）-7（1））因此均衡器的每个回路包括有两条相类似的平行支路。为了介绍方便起见，每个反馈回路中不同支路上的相同元件用相差为100的参考号码相区别。
参照图1，输入装置10产生一个倒相的，校正过的信号Si和一个非倒相的校正过的信号Sn，由传输通道（如电话用户回路）提供的双极输入信号S被加到输入端12。典型情况下，该输入信号将由常用的F]]>型线性均衡器（图中未列出）提供。
输入装置10由加法放大器14和反相放大器114组成。两者串联连接。放大器14的输入端18通过电阻器20与自适应均衡器输入端12相连，而它的输出端22通过电阻器120与放大器114的输入端118相连。放大器14和114各有反馈电阻器24和124。
加法装置114和14的输出端122和22分别传输校正过的输入信号Sn和它的反相信号Si，输出端122和22接到三对相关器的各个相应输入端，该均衡器的三个反馈单元A、B、C各有一对相关器。
加法装置的输出端122仅充当该均衡器的输出端，它连接到一个阈值或判定回路38上。回路38依据原始脉冲是否大于决定它是“1”或“0”的特定阈值，提供正脉冲Q+和负脉冲Q-。判定回路38的正、负脉冲输出Q+和Q-分别输入移位寄存器42和142。移位寄存器起数字延迟作用。每个移位寄存器都有三个输出：QA、QB、QC，三者之间有1比特时间周期的延迟。
判定回路38的输出Q+和Q-也直接输入序列检测装置80，序列检测装置80由移位寄存器81和181组成。如图8所示，移位寄存器81和181由时钟脉冲C1L控制，每个移位寄存器的三个输出Q1A、Q1B、Q1C与移位寄存器42和142的输出QA、QB和QC相对应，但是彼此之间有1/4比特周期的延迟。
输出Q1+A、Q1+B、和Q1+C与其倒相信号以不同的组合输入门电路83、85和87。门电路的输出经由激励晶体管分别产生选通信号P+A、P+B、和P+C。同样，输出信号Q1-A、Q1-B和Q1-C输入门电路183、185和187分别输出选通信号P-A、P-B和P-C。
序列检测装置80检测任何极性的比特序列10、100和1000的输入信号。当出现该输入信号时，序列检测装置输出相应极性的输出信号PA、PB和PC。这样，在使用该逻辑阵列判定均衡量之前，它将有效地消除信号中的码相关。由图示的阵列去相关的这种编码方式是AMI双极编码。但是对于其它的码也是方便地设计其它阵列。
再看图1，序列检测装置80的输出P+A和P-A选通信号分别输入相关器26和126，相关器26和126位在该均衡器第一反馈单元的各自支路上。其输出端48和148分别与积分器50和150相连。积分器50、150的输出分别为控制信号VUL和VL。这些控制信号输入反馈信号装置，反馈信号装置由系数电路46、146和脉冲整形电路34、134组成。控制信号VUL和VL输入到系数电路46146的输入端52和152，并由晶体管54和154接地。系数电路46、146的输入信号Q+A、Q-A来自移位寄存器42和142，其两个输出信号分别为反馈信号分量IVA和IDA，输入到两个脉冲整形网络34和134。脉冲整形网络34的输出端与放大器14的输入端18相连接，均衡器的输入信号与网络34的反馈信号在输入端18相加。如图2所示，网络34是一个低通滤波器。该滤波器包括以下元件，在滤波器输入端和接地端之间并联连接的电阻器36和电容器39;在滤波器的输入和输出端之间与电阻器44相串联的，并联连接的电容器40和电感42;与接地端和电阻44、电容器40与电感42的结点相连接的电容46。
再看图1，脉冲整形网络34的输入信号为电流IU，IU等于三个均衡器单元（A、B和C）的输出电流之和，其脉冲波形为方形，脉冲持续时间等于半个比特周期时间。IU经网络34后，输出“钟”形脉冲，随后在放大器14的输入端18（即相加点）“钟”形脉冲与均衡器的输入信号相加。由于“钟”形脉冲出现在比特周期之中，因此减少了出现检测误差和定时回路误差的可能性。电流IU输入放大器14时对非倒相信号SN进行正极性校正。
放大器114的信号以类似的方式输入到整形网络134，网络134对也是由三个均衡器单元输出之和形成的另一股电流进行整形。这股电流称做ID。当ID输入到放大器114的输入端118（相加点）时，它对非倒相信号SN进行负极性校正。
序列检测装置80输出的选通信号PB以同样的方式输入第二个单元的相关器28和128。移位寄存器的输出QB输入到同一单元的系数回路58，158。积分器60和160分别把相关器28和128的输出端62和162与系数回路58和158的对应输入端相连接。输出端62和162通过电阻器64和164接地。每个系数回路58和158的两个输出端彼此连接，以便把反馈电流分量IUB和IDB与第三单元的系数回路70和170的反馈信号分量IUC和IDC一起，输入到脉冲整形网络34和134。
序列检测装置80的第三组选通信号P+C和P-C输入第三单元的相关器30，130和系数回路70、170。相关器的输出端72和172分别通过积分器76和176与系数回路的输入端74和174相连。输出端72和172通过电阻器78和178接地。
图3详细地介绍了反馈单元A，其它反馈单元B和C与A相同。相关器26、126由两对模拟开关82、84和182、184组成。模拟开关由序列检测装置80的选通信号PA控制。
延迟选通信号P+A控制开关82，82把倒相信号S1的采样作为“不相似”误差信号EUL输入积分器50;信号P+A也控制开关184，开关184把非倒相信号SN输入积分器150。负选通信号P-A控制开关182，开关182把部分倒相信号SI作为“相似”误差信号EL输入积分器150;负选通信号P-A也控制开关84，开关84把非倒相信号SN作为“不相似”误差信号EUL输入积分器50。
系统工作时，与原脉冲同极性的干扰尾随脉冲，将使原始脉冲（由序列检测装置80输出的选通信号P+或P-代表）与校正过的信号的采样信号，在“零”比特周期进行“相似”相关。而后者（或它的倒相信号）输入积分器150，同时使它的输出信号（即控制信号VL）产生相应的减弱。
与原始脉冲极性相反的干扰尾随脉冲将使选通信号P+和P-与Sn进行“不相似”相关，致使它的输出（即控制信号VUL）减弱。
图3详细地示出了系数回路46和146。回路46由晶体管86、88和90组成。三个晶体管的发射极都同第四个晶体管92的收集极相连。晶体管92的发射极与电源线相连。其基极与电阻器52相连，接收来自积分器50的输出信号。晶体管90的收集极接地，它的基极与一基准电压电源相连。这些晶体管产生单一方向的反馈电流，其振幅由积分器50的输出信号VUL控制。
晶体管86和88的收集极分别与输出线54和154相连，输出线54和154将电流IU和ID输送到对应的脉冲整形网络34和134。晶体管86和88的基极分别与“与非”门94和96相连接。“与非”门94的一个输入端接收正移位寄存器42的延迟信号Q+，而“与非”门96的一个输入端接收负移寄存器142的延迟信号Q-。门94和96的另一个输入端接收时钟脉冲。时钟脉冲由判定回路38（图1）的输出方便地驱动。判定回路38采用相锁振荡器。
在前半个比特周期内，时钟脉冲能使门94和96保持50%的工作比，整形网络34和134（图1）使反馈电流的选通脉冲再延迟 1/4 周期，从而如前所述，使“钟”形脉冲在后一个比特周期的中间时刻输送到相加点（即放大器的输入端18和118）。另一系数回路146具有类似结构，只是在这种情况下Q+和Q-被移换，Q+控制ID输入到线路154，Q-控制IU输入到线路54。
系统工作时，积分器50的控制信号VUL控制晶体管90、92产生的电流的幅值。由信号Q+和Q-激活的门94、96选择它与哪一个整形网络（34和134）接通。进而与哪个加法点（18和118）接通。另一系数回路146的工作情况与回路46相似，但是Q+和Q-信号被移换，以便使码间干扰与正原始脉冲间的“相似”相关将引起反馈电流，ID输入网络134。相反，“相似”相关负原始脉冲将使反馈信号（ID）输入脉冲整形网络34。该自适应均衡器必须处理四种基本类型的输入信号，正脉冲和负脉冲，及其各自的正干扰尾随脉冲和负干扰尾随脉冲，如图4-7所示。相对应的信号列在表1中。为方便起见，图和表中只涉及了第一个反馈单元的情况，因为三个反馈单元的工作情况是类似的。
例如，假设图4（ⅰ）中的输入信号由正的原始脉冲（在第一比特周期）和正的干扰脉冲（在随后的“零”比特周期）组成，即在正脉冲方面存在“相似”相关。当这一信号输入判定回路38时，将产生一个输出信号Q+输入正移位寄存器42，而不会向负移位寄存器142输入一输出Q-。相应之下，序列检测装置80将输出一个选通信号脉冲P+A。
于是，在下一个（第二个）比特周期，正选通脉冲将关闭对应的开关184，把非倒相的信号SN加到第一个反馈单元的积分器150。从图5（ⅱ）中可以看到选通信号P+A只出现在半比特周期内，并经延迟线出现在第二个比特周期的中间。
因此，如图4（Ⅳ）所示，输入到积分器150的相关信号采样将是位在第二比特周期中间的非倒相输入信号SN的干扰脉冲分量。
由于这一信号是正的，因此积分器150的电容器将接收一个小的电荷增量，使得积分器150的输出控制信号VL减弱。
VL信号减弱使晶体管192（图3）接通，提高了电流IL的幅值。Q+A信号只输入“与非”门196则意味着：当选通门196被时钟信号启动时，在第二个比特周期的前半个周期，电流IL被选通并以方波脉冲IDA的形式通过传输线154。
传输线154中的这一电流与均衡器的第二和第三反馈单元产生的电流（以同样方式，但是由在较早比特周期内的原始脉冲产生的）相加，并且该电流通过整形网络134加到相加点（即放大器114的输入端118）作为第二个比特周期中间时刻的“钟形”脉冲。增大进入相加点118的这一电流的目的是为了减弱放大器的输出Sn，进而减弱第二个比特周期中的校正过的信号的干扰分量。
再看相关器26、126;在Sn输入积分器150的同时，选通信号P+A还使相关器的另一半26中的开关82把倒相信号SI输入积分器50。这样，一个负脉冲采样信号即输入积分器50，并使其输出VUL增大。其结果使相应的半个系数回路46中的晶体管92阻通，减弱该半个回路中的电源IUL。电流IUL将被晶体管86选通，被信号Q+A启动，输入到网络34，进而到达相关点18。降低输入相关点118的这一电流也往往会使第二比特周期内校正过的信号的干扰减弱。
其它三组原始信号与干扰尾随脉冲的工作情况，如图5、6和7，是类似的，也可以参照表1明断。
应该注意到，积分器50、150;60、160;和76、176具有较高的开环增益，例如达70dB。这样一来，在很多个比特周期内，甚至很小的误差信号也能够在该积分器的电容器上引起大量的电荷，从而使该均衡器得到高精度，且不出现大的过校正。当误差或干扰信号接近零时，它不容易产生“寄生振荡”。该均衡器的另一优点是其积分器消除了信号中的噪声，具有强扰干扰能力。
可以理解，通过采用高增益反馈回路改善均衡器精度的方法将会使直流偏置或校正不当问题更糟。本发明的自适应均衡器工作于非倒相信号及其倒相信号两种状态，其明显优点是这种均衡器还将减小直流偏置和校正不当的误差。由此，假设一个输入信号具有正直流偏置。当对一正脉冲之后的“零”周期进行采样时，该均衡器将把这一偏置电压作为正原始脉冲之后出现的正干扰误差进行处理，并将增加“相似”相关积分器150中电容器上的电荷量。当均衡器在一个负脉冲之后的下一个“零”比特周期内采样时，倒相信号S-将输入到积分器150。然而，直流偏置电压已被倒相，由此该电容器上的电荷量相应减少。其结果，在若干个比特周期内消除了直流偏置电压。
应该注意，在大量的比特周期内对信号积分会使均衡器即使在高误差率式干扰强度时也发生收敛。这是因为该回路采用判定回路或限幅器输输出信号，该信号虽然只是近似的，但平均说来是正确的。
本发明的实施例通过检测“非零”电平后出现的“零”电平，并直接在该“零”间隔时间对该信号采样确定不需要的相关，从而去除相关。其优点是不需要直接测量误差信号。
对于上述电话用户回路这一特定应用领域来说，对三个比特周期的校正已足以满足要求。但是对于其它应用而言，需要校正的比特周期可能多一些或少一些，为此要采用相应数目的反馈单元。
应该看到，该均衡器在二进制信号（不是双极信号）情况下工作时，各种回路可能省略一半。
虽然以上叙述是专用于电话系统的，但是本发明也包括了用于其它对码间干扰敏感的数字通信系统的自适应均衡器。
表一
信号 图4 图5 图6 图7
原始信号Sn+ - + -
尾随脉冲Tn+ - - +
QA+ - + -
PA+ - + -
EL（150） + + - -
EL（50） - - + +
VL减弱 减弱 增强 增强
VUL增强 增强 减弱 减弱
IL增强 增强 减弱 减弱
IUL减弱 减弱 增强 增强
ID增强 减弱 减弱 增强
IV减弱 增强 增强 减弱
IN尾随脉冲 更负 更正 更正 更负
勘误表
勘误表