无电源式信号取出装置.pdf

本发明涉及一种信号取出装置，特别是涉及一种无须外加电源的信号取出装置。
    现今在电子电路应用方面，经常须使用一种信号取出电路，以便将一个包含多个信号的混合信号中的一个信号予以分离输出。例如在显示器控制电路中，有时水平及垂直同步信号事先被混合成混合信号由单一电缆线输入，此时就必须有一信号分离电路将其中水平和垂直同步信号分离，以供该控制电路使用。

    图1是一习知电路的电路图。信号111为显示器水平同步信号（H-SYNC）和垂直同步信号（V-SYNC）的混合信号（（H+V）-SYNC）。请参阅图2的时序图，其中信号211和212分别为原先的水平和垂直同步信号。信号111输入异门G1，因另一输入端保持在0，故其输出信号112与信号111相同，但是该信号112具有TTL（晶体管-晶体管逻辑电路）的电压值，驱动力加强。G1另一方面也隔开信号111和随后之电阻电容，以避免信号111失真。信号112经电阻-电容电路R11、R12和C11的低通滤波后，造成如图2所示的信号113。信号113为信号112的低频包迹，与垂直同步信号212接近。因信号113经充放电及电阻和电容阻抗负载分压，其上升时间和下降时间都已比信号212长，同时振幅也降低，故需一异门G2，该G2的一个输入端也保持为0，因此，G2输出端信号114与信号113的二进位值相同，但是信号114已具有TTL的电压值，并且有较佳的上升和下降时间，几乎与信号212完全相同。G1和G2在此可用或门代替，但是不论使用任何逻辑电路，均需有外加电源供应（Vcc，通常为5V），即须消耗额外的电能。

    本发明的目的在于提供一种信号取出装置，该装置无须外加的电源供应，从而可节省电能消耗。

    以下结合附图通过一实施例对本发明的无电源式信号取出装置进行说明。附图中

    图1为习知的信号取出装置的线路图;

    图2为图1习知线路的时序图;

    图3为本发明无电源式信号取出装置一实施例的线路图;

    图4为图3线路的时序图。

    图3示出本发明一较佳实施例的线路图。系统30为一应用于分离出垂直同步信号的装置。请参阅图4地时序图。信号311与图1所示已有技术中的信号111同为（H+V）-SYNC信号。高电阻R31和C31形成一低通滤波电路，因此信号312即为较低频的垂直信号的包迹。PNP双极晶体管Q5、电阻R36和电容C32形成一直流电压产生电路。Q5的发射极接受信号311，在信号311为高电压时导通并使C32充电，信号314即为一直流电压，可供PNP双极晶体管Q1工作时使用。电阻R36耦接在Q5的基极和地之间，以限制流过Q5发射极和集电极之电流，尽量减少信号311失真。信号312接至PNP晶体管Q1的基极，经Q1反相放大后在其集电极形成信号315。信号315再接到PNP晶体管Q2的基极，Q2在此为一射极跟随器，用以加强信号315的驱动力。PNP晶体管Q3和NPN晶体管Q4形成一输出级电路。在信号315为低时，Q2和Q3导通，信号311电流便经Q3充入电容C33，此时Q4不通而Q3饱和，所以C33可充至约与信号311同样的峰值并维持此值。当信号315升至高电压时，Q2、Q3都不通而Q4导通，此时C33即由Q4放电至地，而且可放到0伏特。信号317即由此形成如原垂直同步信号的脉冲。Q3和Q4的配置可称为动态式阻抗匹配电路。Q3的基极另接到由电阻R37和电容C34组成的延迟电路上，使Q3的接通时间拉长，即Q3之接通速度减慢，以减少信号311失真。电阻R32、R33、R34和R35均作偏压用。

    本实施例不需任何外加的电源，只需信号311大于一特定值（在此约为两个二极管的电位差，即1.4伏特）即可工作。另外各个耦合信号311的输入端均有高阻抗（即小电流），因此能使原信号311的失真程度降至最低。同时因为有动态式阻抗匹配的输出级，取出的垂直同步信号更趋于完整的方波。

    以上仅以一实施例解释了本发明，但本领域一般技术人员可在本发明范围内做些修改，故均应在本发明保护范围之内。