制造绝缘体上的硅结构的半导体器件的方法.pdf

为描述本发明，现在详细说明制造绝缘体上的硅结构的栅极全围绕型（SOI    GAA）金属氧化物半导体场效应晶体管（MOSFET）的工艺，此说明是基于1990年出版的由J.P.Colinge在IEDM第595-598页发表的标题为“绝缘体上的硅结构的栅极全围绕器件”的文章。

首先，在下面的硅衬底1上制备具有埋置氧化物层2和上部硅层3的注入氧隔离的绝缘体上硅结构（SIMOX    SOI）的晶片。

在整个上部硅层3上形成一基底氧化物层和一氧化硅层，并通过光刻工艺形成具有图2中所示截面的图形。

构图的上部硅层现在变成为一个有源区6，而基底氧化物层4和氮化硅层5保留于此有源区6的项部。此有源区侧壁的硅层显露出来并被热氧化处理而形成热氧化层7，从而得到由绝缘层围绕有源区的结构。

有源区的侧壁被热氧化，并且此有源区6的方形部分被制成圆形。通过将边缘做成圆形的，使得沟道的各侧相交处不会产生高电场，从而可以降低或消除诸如漏电流或栅极氧化层劣化之类的不良电特性。

参照图2，氮化硅层5被蚀刻而除去，并且通过光刻工艺形
成栅极。有源区的形状与由图3A中的“A”表示的矩形区是相对应的。

图3A的图形是光致抗蚀剂8的图形，它设置于图2的衬底上。区域“B”的开口区是要被蚀刻掉的。区域“C”大于区域“B”，因为是通过采用氢氟酸溶液的湿法蚀刻来掏蚀的。图3B是沿图3A的a-a′线截取的剖视图，图3C是沿b-b′线截取的剖视图。在图中形成有一空腔9，通过湿法蚀刻进行掏蚀，空腔9围绕有源区6的中心渗透。在此处，氮化物层被蚀去，并且围绕有源区的氧化物层也被除去，从而暴露出基底氧化物层2。

在图3A至3C的步骤之后，除去光致抗蚀剂8，并在有源区6的表面上形成栅极氧化物层，如图4B表示。围绕图3A中的有源区的尺寸“Lr”是指硅层暴露的区域，怡在有源区中，氧化层10B形成与图4B中的“Lr”一样大的尺寸。栅极氧化物层。是以这种方式形成，离子注入和退火用于调整阈值电压Vt。形成多晶硅层11用于填充空腔，有源硅层6的侧表面和顶部因此被覆盖。

图4A是在多晶硅层形成之后所得结构的平面图，图4B和4C分别是沿a-a′和b-b′截取的剖视图。

如图5B所示，通过光刻，图4B的多晶硅层11构图形成栅极12。光致抗蚀剂层的图形示于图5A中。图5A中由“G”表示的区域为栅极图形，栅极12是通过干法蚀刻形成的。图5B和5C分别是沿a-a′和b-b′线截取的剖视图。在光致抗蚀剂层除去之后，进行离子注入和扩散工艺，并因此形成源和漏区13、14。涂敷一层间绝缘层15，并进行光掩模、接触孔的开口和光致抗蚀剂的去除工序。沉积第一金属，并进行第一金属光掩模、第一金属蚀刻和光致抗蚀剂的去除工序，从而形成第一金属线
16。

若在此SOI GAA结构的MOSFET中施加栅极电压V_G，那么围绕有源区6的栅极的表面形成一反向层。若在源和漏区之前施加漏电压V_D，就会有沟道电流I_D流过。此电流I_D由下面的方程1表示：

I_D= (-Q_nW_μV_D)/(L) （1）

方程（1）中出现的各字母的含义为：W-沟道宽度;μ-迁移率;L-沟道长度;Q_n-单位面积的导电电荷。沟道渡越时间Ttr与沟道长度成正比，但与迁移率和漏电压成反比，它可以下列方程（2）表示：

T_tr= (L²)/(μV_D) （2）

沟道漏极电流I_D正比于反向层中的导电电荷数，但反比于沟道渡越时间Ttr，它可由下列方程（3）表示：

I_D= (-Q_N)/(T_tr) （3）

相应地，由于上述方程（1）-（3）中的沟道宽度/长度（W/L）比增大，沟道漏极电流I_D可能增大，而沟道长度可能减小，从而沟道渡越时间Ttr可能减小。

不过，上述讨论完全是理论性的，并不能根据实际工艺实现。其原因将在下面描述。

当为了在SOI    GAA结构的MOSFET的有源硅区下面形成栅极而进行蚀刻工艺时，借助湿法蚀刻凹蚀形成一空腔9。但是，沟道长度Lr实际上大于栅极下部的沟道宽度Wu，如图3A所示。这是由于Love量造成的，因为在湿法蚀刻时由过蚀刻导致Lp的变化，这里对维持Lp宽度具有限制的，一个光刻限制。
此外，湿法刻蚀是各向同性的。也就是说，Lr应表示为Lp+Wu+Love。另外，真实的沟道宽度Wr为沟道的上下部分与两则表面之和，因此变为2（Wu+Ws）。严格地讲，在Wu和Wp会合处存在Ws的角效应，但为方便起见不予考虑。

图3C中的有源硅区形成硅岛形状，并且必须用湿法蚀刻为1/2Wu大的尺寸，以便沟道横越硅岛并渗透至硅岛之下。若进行湿法蚀刻，埋置氧化物层2应在硅的纵向蚀刻，即，由表面朝向沟道长度以及由表面朝向硅衬底。结果，硅岛会被蚀刻为1/2Wu大的尺寸，以便在沟道垂直渗透至硅岛的距离为Wu时，即硅岛之下的沟道宽度为Wu时，沟道仍渗透，该渗透应相对于沟道长度考虑，因为蚀刻事实上是过度的。

此外，通过栅极光掩模形成的开口区的宽度加至总沟道长度上。因此，沟道长度Lr随沟道宽度Wu变大而增大。

当埋置氧化物层的厚度小于1/2Wu时，氧化物层全部被蚀刻，从而暴露出硅衬底。当栅极氧化物层形成时，埋置氧化物层被氧化成绝缘氧化物层，它位于栅极下部电极与硅衬底之间并具有栅极氧化物层的厚度。因此，埋置氧化物层在栅极多晶硅和硅衬底之间起电容性氧化物层的作用。

在MOSFET中，Lr/Wr值是决定器件的电特性的重要因素之一。Lr/Wr值越小，I_D值增加越大。渡越时间Ttr可能减小，以便提高器件的工作速度。在上述的MOSFET中，Lr/Wr变为（Lp+Wu+Love）/2（Wu+Ws），而Lr和Wr在很大程度取决于Wu。结果，如果沟道宽度Wu增大，Lr和Wr会同时增大，而L_D和Ttr不会增大。另外，埋置氧化物层的厚度随Wu值的增大而增大，以便降低栅极多晶硅与硅衬底之间的电容效性。

由于埋置氧化物层的厚度应当大于Wu/2+Love，因此在制
造SIOMX晶片时氧离子注入的能量和剂量应增加。相应地，在有源硅区的下部沟道区域中会引起高浓度缺陷，且生产成本增加。

在本发明中，部分SIMNI（注入氮隔离）和全SIMOX晶片分别是通过在制造SOI晶片时仅在下部栅极区注入氮离子和在整个表面上注入氧离子制成的，并形成有埋置氧化物层。随后，通过在上部硅区域和埋置氧化物层之间形成局部的氮氧化合物层，在H₃PO₄溶液中选择性地蚀刻此氮氧化合物层来形成下部栅极区域，从而解决上述问题。

实际沟道长度Lr′与实际沟道宽度Wr′无关，I_D和T_tr值可以提高，从而可制造高性能的SOI MOSFET。

现在描述本发明制造SOI    MOSFET的方法。

在硅衬底20上形成一基底氧化物层24，如图6A所示，并在整个表面上进行氧离子注入。通过选择区域的开口的光致抗蚀剂层进行氮离子注入，所述选择区域与有源硅下面要形成栅极的位置相对应，以便形成图6A和6B中由“22”表示的氮氧化合物区域。在借助图6B的光致抗蚀剂层图形“PR”进行离子注入之后，除去所用的光致抗蚀剂层。通过离子注入进行退火，这样就形成了硅衬底20、埋置氧化物层21、氮氧化合物区22和上部硅区23。为形成有源硅区，通过光刻使基底氧化物层24和上部硅层23构图，形成图7B所示的断面。图7A为衬底的平面图，图7B和7C分别是沿图7A的a-a′和b-b′线截取的剖视图。区域“A”是构图的上部硅层25，区域“B”是氮氧化合物区域22。区域“C”为图6的埋置氧化物层21的表面。图7D是此器件的透视图。

除去图7D的PR层，并通过湿法蚀刻方法凹蚀部分开口的
氮氧化合物层，而且还除去基层氧化物层。氮氧化合物层的宽度由通过图6B中的光掩模形成的PR层的开口区域决定。即使在凹蚀氮氧化合物层时所蚀刻的PR层的长度是长的，蚀刻氮氧化合物层比蚀刻氧化物层也更快，而且在沟道的长度方向难以发生过蚀刻。

除去氮氧化合物层的部分形成一空腔，并通过相同蚀刻溶液蚀刻基底氧化物层。与氧化物相比，氮氧化合物100次才能完全去除。

在暴露的有源硅区域25上通过热氧化形成栅极氧化物层26。如图8D所示，在硅层25的上部和下部分别形成栅极氧化物层26A和26B，为调节阈值电压V_T进行离子注入。沉积多晶硅层27B来填充空腔。对衬底的表面上形成多晶硅层27A。图8A是衬底的平面图，上述工艺是在此衬底上进行的。图8B和8C分别为沿a-a′和b-b′线截取的剖视图。

参照图8A、8B、8C和8D，将多晶硅层27A构图处理，并通过光刻形成栅极28，如图9B所示。

栅极的尺寸与区域D相对应，在形成栅极28之后，进行离子注入和扩散工艺，以便形成源和漏区29、30。

为制造本发明的SOI    MOSFET，形成层间绝缘层31和第一金属线32。图10是层间绝缘层形成前器件的透视图。本发明的工作原理与传统的SOI    GAA结构的MOSFET是基本相同的。在制造传统器件时，在根据Lr/Wr值改进电特性方面是存在问题的。由于实际沟道长度Lr′和实际沟道宽度Wr′的值是彼此不相关的，本发明在改进特性方面比传统器件具有更好的效果。此外，由于埋置氧化物层的厚度与沟道宽度无关，因此在制造SOI晶片时可最大限度地减少缺陷，并节约生产成本。

Lr′/Wr′可由下面的方程（4）表示：

(Lr′)/(Wr′) ＝ (（Lp+Ldiff+Love′）)/(2（Wu+Ws）) （4）

Ldiff为在氮离子注入和退火时延伸的沟道长度，通过选择Lr′大于图8中的Lp，Love′具有几乎为零的值。

半导体存储器件是存储组成单元（unit    cell）并具有一个金属氧化物半导体（MOS）器件和一电容器。SOI    MOSFET可用作一种MOS器件。根据25b    Mbit容量的设计原则，沟道长度/宽度按下列实例确定：

例1：如果Lp＝0.25μm，Ldiff＝0.1μm，Wu＝0.25μm，

Ws＝0.2μm，Love＝0.1×Wu＝0.025，

那么L′ove＝0，Lr/Wr＝0.58，L′r/Wr′＝0.39

例2：如果Lp＝0.6μm，Ldiff＝0.2μm，Wu＝20μm，

Ws＝0.2μm，Love＝0.1μm，

那么L′ove＝0，Lr/Wr＝0.51，L′r/W′r＝0.019

在上述例子中，由于Wr等于Wr′，Lr′的值小于Lr，因此可望得到更好的电气性能效果。

若在例2中采用常规方法，则埋置氧化物层的厚度与在下部栅极和硅衬底之间的栅极氧化物层的厚度相同，根据栅极和硅衬底之间所加电压的不同，它们起到一个电容器的作用。

这可能是导致电子元件性能变差和由于击穿产生漏电流Isub的一个因素。如果埋置氧化物层的厚度完全消除，例如约1μm，那么Wu不能大于2μm。

在图6A至10中的制造步骤可采用下列具体数据实例。若采用P型硅衬底，氧化物层的厚度为500 。注入的氧离子为10¹⁸cm^-2，180KeV，注入的氮离子为7.5×10¹⁷cm^-2，140KeV，
以便形成氮氧化合物区域22。在1200℃温度下进行两小时的离子注入退火。基底氧化物层和有源硅区域的蚀刻厚度分别为500 和2000 。在170℃温度下在H₃PO₄中进行氮氧化合物的凹蚀，蚀刻基底氧化物层至500 的厚度。栅极氧化物层的厚度为240 ，硼离子按10¹⁸cm^-2和60KeV注入。扩散工艺的条件为在N₂室中900℃温度下持续30分钟。所沉积的多晶硅的厚度为3000 ，且离子注入条件为7×10¹⁵cm^-2、100Kev。在900℃温度下进行30分钟的扩散工艺形成源和漏区。作为层间绝缘层的氧化物层厚6000 ，再形成6000 厚的第一金属层，从而制成此器件。

按照常规SOI    GAA结构MOSFET，埋置氧化物层的沟道长度Lr，和厚度通常取决于沟道宽度且Lr/Wr不可能小。

如果沟道宽度的上下部增大，由于SOI晶片仅是采用硅衬底和栅极之间的薄氧化物层制造的，这种结构会变成由于氧化物层的绝缘性能变差而产生漏电流的一个因素。

不过，在本发明中，由于沟道长度和埋置氧化物层的厚度与沟道宽度无关，因此，L′r/W′r值可以非常小，以获得改进的器件电性能。