刻蚀方法、结晶生长方法和半导体器件的制造方法 本发明涉及刻蚀方法、结晶生长方法和半导体器件的制造方法，特别是涉及使用SiI4气体作为刻蚀气体的方法和in-situ(就地)工艺，即涉及通过在真空中进行包含刻蚀处理、成膜处理、对所形成的膜的性能鉴定处理的一系列的处理，在刻蚀处理和结晶生长处理时使用SiI4气体的方法。
使用了化合物半导体的器件(半导体器件)的制造方法大体上可分为结晶生长工序、加工工序、性能鉴定工序和组装工序，在该加工工序中，进行刻蚀处理、成膜(绝缘膜、金属膜、半导体结晶膜的形成)、光刻处理等。
但是，近年来，在真空中进行刻蚀、成膜处理、前处理、性能鉴定处理等一系列处理的所谓in-situ工艺正在受到人们注目，该in-situ工艺在上述结晶生长工序或加工工序中被采用。在该in-situ工艺中，由于上述的一系列处理都在真空中进行，故规定处理的部件可在不暴露在大气中的情况下进行下面的处理，在各处理中可保持高清洁度。
例如，在刻蚀处理后进行成膜时，一旦该成膜界面暴露于大气中，则会产生由氧化膜等引起的生长界面的污染，对器件的特性有不利的影响，故结晶生长处理中地in-situ工艺对回避这种大气中的污染是很有效的。
以下，具体地说明现有的使用化合物半导体的器件。
图6(a)表示现有的一般的MESFET(金属-半导体场效应晶体管)的剖面结构，在图中，300a是使用GaAs类化合物半导体的MESFET，在该GaAs衬底1上通过i-GaAs缓冲层6形成n-GaAs沟道层7和n+-GaAs接触层10。在该接触层10的预定区域中形成到达沟道层7的栅凹槽14，在该栅凹槽14内配置肖特基栅电极5。此外，在上述接触层10上的该栅凹槽14的两侧部分形成由欧姆金属构成的源电极11a和漏电极11b。
但是，对于这种结构的现有一般的MESFET 300a，存在工作速度的进一步高速化等的特性改善的要求，满足这种要求的元件结构的研究正在进行中。
而且，作为这种研究的结果，已经研制了图6(b)所示的元件结构的改良型MESFET 300b。
这种改良型MESFET 300b是在上述的MESFET 300a的元件结构中，在上述栅凹槽的两侧部分形成从接触层10到达沟道层7的沟槽12、13，在该沟槽12、13内埋入比构成上述接触层10的n+-GaAs层的浓度更高而且电阻更低的n+-GaAs层来形成源、漏区3、4。这种构成源、漏区3、4的n+-GaAs层是以高浓度掺硅的、电阻极低的半导体层。
在这种元件结构的MESFET 300b中，可将源电极11a和漏电极11b之间的电阻作得尽可能小，可大幅度提高器件特性。
以下，就这种改良型MESFET 300b的制造方法进行说明。
首先，使用MBE(分子束外延)法，在衬底1上依次生长i-GaAs缓冲层6、n-GaAs层7、n+-GaAs接触层10，其后，在对应于上述源、漏区3、4的部分形成具有开口的刻蚀掩模，使用该刻蚀掩模，对上述n+-GaAs接触层10和沟道层7的一部分进行有选择的刻蚀，形成一对沟槽12、13。
其次，将上述刻蚀掩模作为选择生长用的掩模，在该两个槽沟12、13内使用CBE(化学束外延)法，有选择地再结晶生长与上述n+-GaAs接触层10相比浓度更高而且电阻更低的n+-GaAs层，来形成源区3和漏区4。
其后，对上述接触层10和沟道层7的源、漏区3、4之间的部分进行有选择的刻蚀来形成栅凹槽14，通过金属的蒸镀、剥离(lift-off)，在该栅凹槽14内形成肖特基栅电极5。
此外，图7(a)是表示与上述MESFET结构不同的、作为具有更高性能的器件，现有的一般的HFET(异质结场效应晶体管)的剖面图。
在图中，200a是现有的一般的HFET，在该GaAs衬底1上通过i-GaAs缓冲层6形成n-GaAs沟道层7。在该沟道层7上，依次层叠i-AlGaAs层8、n -GaAs层9和n+-GaAs层10。在该GaAs层9、10的预定区域上形成到达上述i-AlGaAs层8的栅凹槽14，在该栅凹槽14内配置肖特基栅电极5。然后，在栅凹槽14的两侧部分的上述n+-GaAs层10表面形成由欧姆金属构成的源电极11a和漏电极11b。
但是，在这种元件结构的HFET 200a中，关于上述i-AlGaAs层8的层厚存在一种折衷关系。即，如i-AlGaAs层8的层厚变厚，则栅耐压变高，跨导变好，源、漏之间的电流控制性变得很好，但i-AlGaAs层8成为大的电阻成分，由于源电流值不能取大或寄生电阻大，器件特性变坏。
相反，如上述i-AlGaAs层8的层厚变薄，源电流值可取得较大，但元件的耐压下降。
结果，在栅电极5的正下方的区域，上述i-AlGaAs层8的层厚较厚，在源、漏之间不介入i-AlGaAs层8是较为理想的，但在上述现有的元件结构的HFET 200a中，不能同时满足存在折衷关系的栅耐压提高和源电流增大的2个要求。
因此，作为满足这样2个要求的元件结构，提出了图7(b)所示的改良型HFET 200b。
该改良型HFET 200b是在上述现有的HFET 200a中，在上述栅凹槽14的两侧形成从n+-GaAs层10到达沟道层7的沟槽12、13，在该沟槽12、13内埋入以高浓度掺硅的电阻极低的n+-GaAs层，来形成源、漏区3、4。
以下，就该改良型HFET 200b的制造方法进行说明。
首先，使用MBE(分子束外延)法，在GaAs衬底1上依次生长i-GaAs缓冲层6、n-GaAs沟道层7、i-AlGaAs层8、n-GaAs层9和n+-GaAs层10。
其后，在对应于上述源、漏区3、4的部分形成具有开口的刻蚀掩模，使用该刻蚀掩模，对上述n+-GaAs层10、n--GaAs层9、i-AlGaAs层8和沟道层7的一部分进行有选择的刻蚀，形成一对沟槽12、13。
其次，将上述刻蚀掩模作为选择生长用的掩模，在该两个沟槽12、13内使用CBE(化学束外延)法，有选择地再结晶生长比上述n+-GaAs接触层10浓度更高而且电阻更低的n+-GaAs层，来形成源区3和漏区4。
最后，对上述GaAs层9、10的上述源、漏区3、4之间的部分进行有选择的刻蚀来形成栅凹槽14，在该栅凹槽14内露出的i-AlGaAs层8上形成肖特基栅电极5。
在具有这种元件结构的改良型HFET 200b中，在栅电极5的正下方设置比构成沟道层7的n-GaAs的带隙(band gap)能量大的i-AlGaAs层8，故可提高栅耐压。此外，由于与沟道层7相连的源、漏区3、4由低电阻的n+-GaAs层构成，故可降低源电极11a、沟道层7之间的电阻和漏电极11b、沟道层7之间的电阻，即可降低源电阻。因而，这种结构的HFET 200b的gm(跨导)等的器件特性是优良的。
再有，作为上述改良型MESFET 300b和改良型HFET 200b中的源、漏区3、4用CBE法再生长的n+-GaAs层，通过将SiI4气体作为掺杂剂，可容易地形成5×1018cm-3以上的n型载流子导电层，故CBE法对于低电阻层的形成是有利的。
与此相反，用MBE法生长上述n+-GaAs层时，n型载流子的浓度充其量其上限约为3×1018cm-3。
但是，在上述改良型MESFET 300b和改良型HFET 200b中，分别存在各种起因于其制造工艺的问题，以下就各个器件来说明这些问题。
首先，在上述改良型MESFET 300b的制造方法中，作为源区3、漏区4的n+-GaAs层的埋入形状虽然是良好的，但使用该n+-GaAs层的器件的特性不能说是良好的。
即，在用CBE法形成源、漏区3、4的MESFET 300b中，其源电阻为不用CBE法形成源、漏区3、4的MESFET的源电阻的3倍。这是由于作为源、漏区的n+-GaAs层的再生长界面处的碳的积累，在再生长界面处的载流子消失之故而引起的。
如具体地进行说明，图8是将在源、漏区的形成方面不使用再生长的通常的MESFET 300a的情况(图(a))，和在源、漏区的形成方面使用CBE法的再生长的改良型的MESFET 300b的情况(图(b))进行对比而示出源电流IDS。此外，图9示出使用CBE法时的再生长层中的元素的含有浓度。从这些图可看得很清楚，在使用CBE法再生长时，在再生长界面处积累了碳，源电流的前沿电压VDS1约为不使用CBE法的情况下的值VDS2的3倍。
因而，在源、漏区的形成方面使用CBE法的再生长的改良型的MESFET300b中，虽然源、漏区本身可作成低电阻，但源、漏区与沟道区的接触部分处的电阻因再生长界面处的污染而变高，结果，不能充分地降低源电阻。
此外，在上述改良型的HFET 200b中，起因于其制造方法的、对于器件的不良影响更为严重。即，CBE法与MOCVD法相比，虽然具有下述优点：作为选择生长用掩模而使用的SiO2膜或SiON膜上与这些膜以外的半导体区域上之间的选择性是很强的，可进行完全的选择生长，但反过来说，该优点与下述缺点连系在一起：如氧化膜在打算进行选择生长的区域上形成，则容易妨碍生长。在HFET的形成工艺中，容易产生由上述氧化膜引起的对于生长的障碍。
具体地说，在上述改良型的HFET 200b的制造方法中，在通过刻蚀处理形成了上述沟槽12、13后，为了在这些沟槽12、13内进行选择生长，在刻蚀处理后，半导体层一度暴露于大气中。此时，由于AlGaAs是氧化性很强的材料，故在i-AlGaAs层8的露出部分处立即形成氧化膜。如以上所述，由于该氧化膜妨碍CBE法的选择结晶生长，故不能形成所需要的源区和漏区。因此，为了形成所需要的源区3和漏区4，完全除去上述氧化膜是必要的。
因此，在现有的制造方法中，为了除去该氧化膜，设置有进行刻蚀处理的另外的工序(例如，使用HCl进行刻蚀的氧化膜除去工序)，必须在该工序后进行选择结晶生长。
因此，在现有的改良型的HFET 200b的制造方法中，存在必须将用于除去氧化膜的刻蚀处理作为选择结晶生长工序前处理来进行的问题。进而，由于存在这种前处理工序，HFET 200b的制造工序变得复杂了。因此，从制造成本方面考虑，存在制造工序的简化的要求。此外，在为除去上述氧化膜的刻蚀处理中使用HCl时，有必要更换刻蚀处理中的刻蚀气体和结晶生长处理中的掺杂气体，故存在气体冲洗(purge)操作是绝对必要的问题。
本发明是为了解决上述那样的现有的问题而进行的，目的是提供一种可充分利用in-situ工艺的优点的刻蚀方法、解决生长方法和半导体器件的制造方法。
与本发明(第1方面)有关的刻蚀方法，是在使用卤素气体对半导体材料进行刻蚀的方法中，包含在高温高真空气氛中供给SiI4气体的工序，用由SiI4气体的热分解而产生的碘气体对配置于上述高温高真空气氛中的半导体材料进行刻蚀。
与本发明(第2方面)有关的结晶生长方法，包含在基底材料上进行半导体结晶的生长来形成第1半导体层的工序和在该第1半导体层上进行半导体结晶的再生长来形成第2半导体层的工序，进行上述半导体结晶的再生长的工序包括：在高温高真空气氛下，在隔断或限制结晶生长用的气体的供给的状态下供给SiI4气体，用由SiI4气体的热分解而产生的碘气体对上述第1半导体层的露出面进行刻蚀的刻蚀工序；和其后在解除上述结晶生长用气体的供给隔断或限制的状态下，在高温高真空气氛下，在供给上述SiI4气体的同时供给结晶生长用的气体，在该第1半导体层的刻蚀面上进行第2半导体层的再生长的结晶生长工序，在该结晶生长工序中，将由该SiI4气体的热分解而产生的硅作为第2半导体层内的掺杂剂而进入。
本发明(第3方面)是在上述第2方面所述的结晶生长方法中，将进行上述半导体结晶的再生长工序作成在真空中进行包含刻蚀处理、成膜处理、对形成了的膜的性能鉴定处理的一系列处理的工艺中的一个工序。
本发明(第4方面)是在上述第2方面所述的结晶生长方法中，在上述结晶生长工序中通过化学束淀积方法进行第2半导体层的再生长。
与本发明(第5方面)有关的半导体器件的制造方法，包括：在衬底上通过半导体结晶的第1次生长处理依次层叠多个半导体层的工序；对该层叠的半导体层的表面的预定区域进行有选择的刻蚀处理，形成到达上述多个半导体层中的预定半导体层的沟槽的工序；在该沟槽内通过半导体结晶的第2次生长处理形成埋入层的工序；和在该埋入层上形成电极的工序。上述埋入层的形成工序包括：在高温高真空的气氛下，在隔断或限制结晶生长用气体的供给的状态下供给SiI4气体，用由SiI4气体的热分解而产生的碘气体对上述第1半导体层的露出面进行刻蚀的刻蚀工序；和其后在解除上述结晶生长用气体的供给隔断或限制的状态下，在高温高真空气氛下，在供给上述SiI4气体的同时供给结晶生长用的气体，在上述沟槽内生长埋入层的结晶生长工序。在该结晶生长工序中，将由该SiI4气体的热分解而产生的硅作为第2半导体层内的掺杂剂而进入。
本发明(第6方面)，是在上述第5方面所述的半导体器件的制造方法中，在上述沟槽的形成工序中，对上述层叠的半导体层表面应配置源电极和漏电极的区域进行有选择的刻蚀处理，形成到达作为沟道层的半导体层的一对沟槽，在上述埋入层的形成工序中，在该一对沟槽内将上述埋入层作为低电阻的源、漏区而形成，在上述电极的形成工序中，在作为该源区的埋入层上形成源电极，在作为该漏区的埋入层上形成漏电极，其后，在上述多个半导体层中的上述沟道层或其上侧的半导体层的源电极和漏电极之间的区域内形成栅电极。
本发明(第7方面)，是在上述第6方面所述的半导体器件的制造方法中，在进行上述第1次半导体结晶的生长处理的工序中，在形成上述沟道层的同时，形成在与该沟道层之间构成异质结界面的半导体层。
本发明(第8方面)，是在上述第7方面所述的半导体器件的制造方法中，在进行上述第1次半导体结晶的生长处理的工序中，在上述GaAs衬底上依次形成i型GaAs缓冲层、n型GaAs沟道层、i型AlGaAs层、n-型GaAs层和n+型GaAs层，在上述刻蚀工序中，通过刻蚀除去在贯通上述AlGaAs层的沟槽内壁处生成的氧化膜，在上述结晶生长工序中，用化学束淀积方法形成n+型GaAs层作为上述埋入层。
图1是示意性地表示本发明实施例1的HFET结构的剖面图。
图2是示意性地按顺序表示上述实施例1的HFET制造方法的主要工序的剖面图。
图3是表示上述实施例1的HFET制造中使用的装置的概略结构图。
图4是示意性地表示本发明的实施例2的MESFET结构的剖面图。
图5是示意性地按顺序表示上述实施例2的MESFET制造方法的主要工序的剖面图。
图6是示意性地表示现有的MESFET结构(a)和改良型的MESFET结构(b)的剖面图。
图7是示意性地表示现有的HFET结构(a)和改良型的HFET结构(b)的剖面图。
图8是对不使用CBE法的再生长的情况(a)和使用CBE法的情况(b)进行对比来表示现有的改良型MESFET的源-漏间的电流特性图。
图9是表示使用CBE法时再生长层中的元素含有浓度图。
以下，就本发明的实施例进行说明。
实施例1
图1是示意性地表示与本实施例1有关的异质结场效应晶体管(以下称为“HFET”)结构的剖面图。此外，图2是示意性地表示HFET制造工序的一部分工序图，图3是HFET制造装置的概略图。
在图1中，20是本实施例1的HFET。该HFET 20配备有GaAs衬底25，在该GaAs衬底25上通过i-GaAs缓冲层21形成n-GaAs沟道层26。在该沟道层26上，依次层叠i-AlGaAs层27、n--GaAs层28和n+-GaAs层29。即，该HFET 20中，沟道层26与i-AlGaAs层27接合在一起，在两个结晶层间形成异质结界面。
再有，在n+-GaAs层29的预定区域中形成到达i-AlGaAs层27的栅凹槽61，在该栅凹槽61内配置肖特基栅电极24。
此外，在栅凹槽61的两侧形成从n+-GaAs层29到达沟道层26的沟槽40、41(参照图2)，在该沟槽40、41内埋入n+-GaAs层作为源区22、漏区23。然后，在上述沟槽40、41内的n+-GaAs层，即源区22、漏区23上形成由欧姆金属构成的源电极30和漏电极31。
在这种结构的HFET 20中，由于在栅电极24的正下方形成了i-AlGaAs层27，故栅耐压得以提高。这是因为AlGaAs比GaAs的带隙大，绝缘性较强。而且，由于源区22和漏区23到达沟道层26，因此可降低源电极30和沟道层26之间的电阻以及漏电极31和沟道层26之间的电阻。由此，HFET 20具备优良的器件特性。
以下，就HFET 20的制造方法进行说明。
参照图2，HFET 20的制造工序包括：形成半导体层的第1工序(图2(a))；对于半导体层形成用于构成源区22和漏区23的沟槽40、41的第2工序(图2(b))；对用第2工序形成的沟槽40、41内进行刻蚀处理的第3工序(图2(b))；在各沟槽40、41内形成源区22和漏区23的第4工序(图2(c))；形成栅电极24的第5工序(图2(d))。而且，作为本实施例1的特征在于以下2点：使用SiI4气体来进行上述第3工序中的刻蚀处理；和通过in-situ工艺连续地进行上述第3工序和第4工序。以下，详细地描述上述各工序。
(1)第1工序
如图2(a)所示，在本工序中，使用MBE(分子束外延)法形成半导体层。即，在GaAs衬底25上形成由i-GaAs构成的缓冲层21，在其上按顺序结晶生长n-GaAs层26(沟道层)、i-AlGaAs层27、n-GaAs层28和n+-GaAs层29(第1次结晶生长处理)。再有，关于MBE法由于是众所周知的，故省略其说明。此外，在本实施例1中，虽然使用MBE法，但使用MOCVD(金属有机物化学气相淀积)法也可形成这种半导体层。
(2)第2工序
在本工序中，在上述n+-GaAs层29上通过SiON的淀积形成绝缘膜42，其后，在整个面上涂敷厚度最大限约为500nm的抗蚀剂，形成抗蚀剂膜，对抗蚀剂膜20a进行图形刻蚀(图2(a))。接着，以抗蚀剂膜20a为掩模，刻蚀SiON绝缘膜42、GaAs层29、28和AlGaAs层27，在成为源和漏区的部分上形成沟槽40、41(参照图2(b))。这里，在本实施例中，该沟槽40、41可使用例如ECR(电子回旋共振)刻蚀来形成。
此外，可使用CVD(化学气相淀积)等方法来形成由上述SiON构成的绝缘膜42，此外除了SiON之外可使用SiO2作为该绝缘膜42的材料。此外，由SiON构成的绝缘膜42作为下述的n+-GaAs层的选择生长处理中使用的选择生长掩模，其层厚例如是0.05微米左右就足够了。
如图2(b)中所示，在形成了掩模42后，通过ECR(电子回旋共振)刻蚀处理形成沟槽40、41。如图中所示，将沟槽40、41形成为从n+-GaAs层29到沟道层26贯通的状态。再有，在本工序中，通过增强刻蚀的各向异性，可提高沟槽40、41的加工精度。
此外，在本实施例1中采用ECR刻蚀，但也可进行使用TDMAAs或AsBr3的in-situ的刻蚀。
(3)第3工序
在上述的刻蚀处理后，如将衬底取出置于大气中，则产生以下的不良情况。
即，由于将沟槽40、41形成为从n+-GaAs层29到达沟道层26，故处于这些层之间的i-AlGaAs层27暴露于空气中。由于该i-AlGaAs层27很容易被氧化，故一接触空气就立即形成氧化膜43。
另一方面，源区22和漏区23(参照图2(c))是通过使用下述的CBE(化学束外延)法在沟槽40、41内进行有选择的再结晶生长(第2次结晶生长处理)而形成的，但由于上述氧化膜43具有妨碍CBE法的结晶生长的性质，故因氧化膜43的存在产生难以很好地形成源区22和漏区23的不良情况。
本第3工序是用于完全地除去该氧化膜43的工序。此外，在本实施例1中，使用图3中示出的HFET 20的制造装置50，通过in-situ工艺来进行本第3工序和下述第4工序。因此，首先参照图3，简单地说明HFET 20的制造装置(以下，称为“装置”)50。
装置50是用于在以下的第4工序中进行CBE法的结晶生长。51是装置50的生长室，可形成高温高真空气氛。52表示衬底安装部分，在本实施例1中，在衬底安装部分52上放置在上述第1、第2工序中被处理的半导体晶片(由衬底25、缓冲层21、沟道层26、i-AlGaAs层27、n--GaAs层28和n+-GaAs层29构成)。在该衬底安装部分52上配备有加热器，可将所放置的半导体晶片保持于所需要的温度。53是自压控制式恒温槽。在自压控制式恒温槽53内装入多个在周围配备加热器的有机金属化合物供给装置可对生长室供给三乙基镓(TEGa)、三甲基铟(TMIn)等。
54是装入SiI4(四碘化硅)气体的供给装置的恒温槽。55是用于调整各气体流量的流量计。56、57分别是作为载体气体的He、H2气体的供给装置。在本实施例1中，SiI4气体是使用He载体气体流入生长室51内的。此外，58是氢化物供给装置，由此，可对生长室51供给AsH3、PH3、Si2H6等氢化物。59是加热器，使用该加热器59对氢化物进行预分裂后导入装置50内。再有，60是质量分析装置。
如采用本装置50，通过例如从自压控制式恒温槽53一侧供给TEGa气体，同时从氢化物供给装置58一侧供给AsH3气体，可在生长室51内生长GaAs类的结晶。同样，通过例如从自压控制式恒温槽53一侧供给TMIn气体，同时从氢化物供给装置58一侧供给PH3气体，可在生长室51内生长InP类的结晶。
这样，通过从自压控制式恒温槽53一侧供给的气体与从氢化物供给装置58一侧供给的气体的组合，可生长所希望的半导体化合物的结晶。而且，在本装置中，通过在结晶生长中同时供给SiI4气体，可进行硅的掺杂。
再次参照图2和图3，详细描述第3工序。
将用上述第2工序处理好的半导体晶片放置在装置50的生长室51内(图3的状态)。其后，将生长室51内设定为预定的高温高真空气氛。
其次，使用He载体气体将SiI4气体从恒温槽54供给到生长室51内。该SiI4气体一到达上述晶片表面的半导体层，就被给予的热能而分解，由此产生碘气体。该碘气体是卤素，对于半导体层起到刻蚀气体的作用。再有，此时与碘气体一起产生硅，由于没有供给气体结晶生长用的气体，故对于半导体层不会生长结晶。
即，通过在隔断结晶生长用气体供给的状态下供给SiI4气体，在第2工序中的处理后，可对半导体层中产生的氧化膜43进行刻蚀处理，使之完全除去。再有，在本实施例1中，在不经过加热的情况下使He载体气体流入。此时的SiI4的温度(SiI4进入恒温槽的温度)是60℃。此外GaAs的刻蚀速度约为1原子层/分。
(4)第4工序
在本工序中，通过CBE法有选择地进行再结晶生长，在沟槽40、41内形成源区22和漏区23。
在图3中，第3工序后，从自压控制式恒温槽53一侧供给TEGa气体，同时从氢化物供给装置58一侧供给AsH3气体。由此，在半导体表面进行GaAs的结晶的再生长。再有，此时因为在半导体层上被掩模所覆盖，故在未被掩模覆盖的部分，即沟槽40、41部分上进行GaAs的再结晶生长(参照图2(c))。
此外，在再结晶生长时，也可同时供给上述的SiI4气体。由此，进行硅的掺杂，结果，可形成由n+-GaAs构成的源区22和漏区23。其次，在选择生长的n+-GaAs层(源区22和漏区23)上通过蒸镀形成金属30、31。
如具体地进行说明的话，在本实施例1中，在第3工序后，一度隔断SiI4气体的供给。然后，在从氢化物供给装置58一侧供给AsH3气体后，从自压控制式恒温槽53一侧供给TEGa气体。此外，在供给TEGa气体的同时再次供给SiI4气体。如就气体供给的时间控制进行说明，则AsH3气体的供给是这样的：在约30秒的时间内缓慢地增加流量直到5sccm为止，其后以恒定流量来供给。在该状态下，TEGa气体和SiI4气体的供给是这样的：在约30秒的时间内一边缓慢地增加流量一边供给直到0.3sccm为止，其后以恒定流量来供给。在本实施例1中，此时的半导体晶片的温度(生长温度)设定为590℃以上。通过用该方法来掺硅，可形成约5×1018cm-3的n型载流子导电层。
再有，在本实施例1的情况下，通过SiI4气体的供给来进行硅的掺杂，但此时如上述第3工序中所示产生碘气体，与结晶生长的同时起到刻蚀效果。但是，如以上所述，由于该碘气体的刻蚀速度约为1原子层/分，故对结晶生长不会有明显的障碍。
(5)第5工序
其次，在源区22和漏区23之间通过凹槽刻蚀形成栅凹槽61。在本实施例1中，该凹槽61形成到i-AlGaAs层27的上表面部分为止。然后，在该凹槽61内，通过蒸镀形成栅金属，构成栅电极24。
如以上所述，如采用与本实施例1有关的HFET20的制造方法，通过在上述第3工序中使用SiI4气体进行半导体层的刻蚀处理，可用由所供给的SiI4气体产生的碘对源区22和漏区23中的再结晶生长界面进行刻蚀。
即，在使用CBE法的再结晶生长而导致的源区22和漏区23的形成之前，可完全地除去妨碍再结晶生长的氧化膜43。而且，在进行SiI4气体的刻蚀处理之后，通过在原有状态下接着供给作为再结晶生长用的气体的TEGa气体和AsH3气体，可将SiI4气体作为再结晶生长层的掺杂剂而使用来进行再结晶生长。因此，在本实施例1中，可充分利用in-situ工艺的优点。另外，由于除去了妨碍再结晶生长的氧化膜43，没有必要设置除in-situ工艺以外的工序，故也具有可简化制造工序的优点。
实施例2
图4是示意性地表示本发明实施例2的金属-半导体场效应晶体管(以下称为“MESFET”)结构的剖面图。此外，图5是示意性地表示MESFET制造工序的一部分工序图。
在图中，70表示与本实施例2有关的MESFET。MESFET70配备GaAs衬底75，在该GaAs衬底75上通过i-GaAs缓冲层71形成n-GaAs沟道层76。在该沟道层76上层叠n+-GaAs层77。再有，在该n+-GaAs层77的预定区域中形成到达沟道层76的栅凹槽80，在该栅凹槽80内配置肖特基栅电极74。
此外，在栅凹槽80的两侧形成从n+-GaAs层77的表面到达沟道层76的槽沟78、79(参照图5)，在该槽沟78、79内埋入作为源、漏区72、73的n+-GaAs层。然后，在这些源区72、漏区73上，与实施例1相同，形成由欧姆金属构成的源电极30和漏电极31。
以下，说明MESFET70的制造方法。
MESFET70的制造方法与实施例1中示出的HFET20的制造工序相同，具有：在衬底上形成缓冲层71、沟道层76和n+-GaAs层77的第1工序(图5(a))；对于半导体层形成用于构成源区72和漏区73的沟槽78、79的第2工序(图5(b))；对用第2工序形成的沟槽78、79内进行刻蚀处理的第3工序(图5(b))；在各沟槽78、79内形成源区72和漏区73的第4工序(图5(c))；形成栅电极74的第5工序(图5(d))。而且，作为本实施例2的特征，与实施例1相同，在于以下2点：使用SiI4气体来进行上述第3工序中的刻蚀处理；和通过in-situ工艺连续地进行上述第3工序和第4工序。以下，详细地描述上述各工序。
(1)第1工序和第2工序
第1、第2工序与实施例1中示出的工序相同。即，如图5(a)所示，使用MBE(分子束外延)法等形成半导体层。即，在GaAs衬底75上通过缓冲层71按顺序结晶生长n-GaAs层76(沟道层)和n+-GaAs层77。其次，通过刻蚀处理形成源区72用的沟槽78和漏区73用的沟槽79(参照图2(b))。将这些沟槽78、79形成为贯通n+-GaAs层77直到沟道层76的状态。
(2)第3工序
在上述刻蚀处理后，如将衬底取出到大气中，就会产生下述的不良情况。
即，沟槽78、79的内表面暴露于空气中，由此，在再结晶生长界面上氧、碳等杂质积累。结果，虽然能形成再结晶生长的源区72、漏区73，但由于上述杂质的存在，源区72和漏区73与半导体层的接触电阻显著上升，存在器件特性下降这样的不良情况。
本第3工序是用于完全除去这样的杂质的工序，对应于实施例1中的用于除去氧化膜的工序。此外，在本实施例2中，本第3工序和上述第4工序使用实施例1中示出的装置50通过in-situ工艺来进行。
参照图5和图3，就第3工序进行说明。
在用第2工序处理好的半导体晶片放置于装置50的生长室51内(图3的状态)。在生长室51内预先设定为预定的高温高真空气氛。
其次，将SiI4气体从恒温槽54供给到生长室51内。由该SiI4气体产生的碘气体对于半导体层起到刻蚀气体的作用。再有，此时，与碘气体一起产生硅，由于没有供给气体结晶生长用的气体，故对于半导体层不会生长结晶。即，通过在隔断结晶生长用的气体供给的状态下供给SiI4气体，可对在第2工序中半导体层中产生的杂质层进行刻蚀处理，使之完全除去。
(4)第4工序
在本工序中，通过使用CBE法进行有选择的再结晶生长，在沟槽78、79内形成源区72和漏区73。再有，该CBE法的结晶生长使用实施例1中示出的装置50来进行。
在图3中，在第3工序后，在从自压控制式恒温槽53一侧供给TEGa气体的同时，从氢化物供给装置58一侧供给AsH3气体。由此，在半导体表面进行GaAs的结晶的再生长。再有，此时在晶片表面的半导体层上与实施例1同样加上掩模。因而，在未被掩模覆盖的部分，即沟槽78、79部分上有选择地进行GaAs的再结晶生长。
此外，在再结晶生长时，通过同时供给上述的SiI4气体，进行硅的掺杂，结果，可形成由n+-GaAs构成的源区72和漏区73。其次，在选择生长的n+-GaAs层(源区72和漏区73)上通过蒸镀形成金属30、31。关于各气体的供给时间控制，与实施例1相同。
(5)第5工序
其次，在源区72和漏区73之间通过凹槽刻蚀形成栅凹槽80，蒸镀栅金属。
如以上所述，如采用与本实施例2有关的MESFET70的制造方法，通过在上述第3工序中进行半导体晶片的刻蚀处理，可用由所供给的SiI4气体产生的碘对半导体层的再结晶生长界面进行刻蚀。
即，在使用CBE法的再结晶生长而形成源区22和漏区23之前，可完全除去在再结晶生长界面的碳等杂质。而且，在进行SiI4气体的刻蚀处理之后，通过在原有状态下接着供给作为再结晶生长用的气体的TEGa气体和AsH3气体，可将SiI4气体作为再结晶生长层的掺杂剂使用来进行再结晶生长。因此，在本实施例2中，可充分利用in-situ工艺的优点。另外，由于除去了妨碍再结晶生长的杂质层，没有必要设置除in-situ工艺以外的工序，故也具有可简化制造工序的优点。
再有，在上述各实施例中，以HFET20和MESFET70的制造方法作为例子，就使用GaAs类半导体材料的场效应晶体管的制造方法来进行说明，但本发明同样也适用于使用InP类半导体材料的场效应晶体管的制造方法。此外，本发明可广泛地应用于包含对GaAs或InP晶格匹配的Al的半导体材料，由此，不限于场效应晶体管，也可用于例如具有在半导体层的预定的区域中形成沟槽后，在该沟槽中形成低电阻的埋入层结构的半导体激光器等、以及广义地说，也可用于电子器件、光器件的制造中。
如采用与本发明(第1方面)有关的刻蚀方法，由于在高温高真空气氛中供给SiI4气体，故起到可用该气体的热分解而产生的碘气体对半导体材料进行刻蚀的效果。即，可将结晶生长用的气体中作为掺杂剂使用的SiI4气体用于刻蚀处理。
如采用与本发明(第2方面)有关的结晶生长方法，在对于第1半导体层用再结晶生长形成第2半导体层时，由于在再结晶生长之前供给SiI4气体，故可对第1半导体层的再生长界面进行刻蚀处理，再者，在该刻蚀处理之后，可用再结晶生长形成第2半导体层。即，即使在再生长界面处生成妨碍结晶生长物质的情况下，因为可通过由SiI4气体产生的碘气体完全除去该物质，故可很好地形成第2半导体层。而且，在再生长时，可起到下述效果：一边进行由SiI4气体产生的硅掺杂，一边形成第2半导体层。
如采用与本发明(第3方面)有关的结晶生长方法，除了有第2方面的发明效果之外，在所谓in-situ工艺中，允许进行上述刻蚀和再结晶生长。由此，没有必要用in-situ工艺之外的工序来进行刻蚀处理，具有可充分利用in-situ工艺优点的效果。
如采用与本发明(第4方面)有关的结晶生长方法，除了有第2方面的发明的效果之外，由于在第2半导体层的形成中采用CBE法，故在第2半导体层的形成时，具有可进行非常好的选择生长的效果。
如采用与本发明(第5方面)有关的半导体装置的制造方法，在对于用第1次生长处理形成了的半导体层形成由第2次生长处理(再结晶生长)产生的埋入层时，由于在再结晶生长之前供给SiI4气体，故可对半导体层的再生长界面进行刻蚀处理，再者，在该刻蚀处理后，可再结晶生长埋入层。
因而，即使在再生长界面处生成妨碍结晶生长的物质的情况下，可起到完全地除去该物质，很好地进行再结晶生长的效果。而且，使用SiI4气体作为刻蚀气体和掺杂剂的结果是，可在所谓的in-situ工艺中进行上述的刻蚀处理和再结晶生长。由此，没有必要用in-situ工艺之外的工序来除去妨碍结晶生长的物质，此外，在再结晶生长时可形成足够的n型载流子导电层，具有可充分利用in-situ工艺的优点的效果。
如采用本发明(第6方面)，在第5方面的半导体器件的制造方法中，在半导体层中形成了源和漏用的沟槽后，使用SiI4气体对沟槽的内表面(沟槽内的半导体层的露出面)进行刻蚀处理，其后，一边供给SiI4气体，一边在沟槽内用再结晶生长形成源区和漏区，故在in-situ工艺中可只通过供给SiI4气体来进行沟槽内的刻蚀和再结晶生长时硅的掺杂。即，在除去沟槽的内表面的杂质，即妨碍结晶生长的物质以形成良好的埋入层的同时，可形成具有足够浓度的n型载流子导电层。结果，起到可制造具有优良特性的半导体器件的效果。
如采用本发明(第7方面)，除了有第6方面的发明的效果之外，因为可同样适用于在半导体层中具有异质结界面的情况，故具有可适用于这种具有异质结界面的特性非常优良的半导体器件的制造。
如采用本发明(第8方面)，在第7方面的半导体装置的制造方法中，由于形成具有与GaAs层和AlGaAs层的异质结界面的元件，故可完全地除去在AlGaAs层部分产生的氧化膜。因而，即使在使用CBE法作为再结晶生长的方法的情况下，也可很好地形成埋入层。而且，通过在再结晶生长时使用SiI4气体作为掺杂剂，具有可容易地形成具有足够浓度的n型载流子导电层的效果。