数字/模拟转换电路 本发明涉及一种数字/模拟转换电路，特别是一种适应于较宽电源电压的数字/模拟转换电路。
传统的数字模拟转换电路大多是采用电阻R-2R的电阻网络或是以电阻串组合方式达成分压目的。然而，以习用电阻串组合技术，若欲得到多阶的模拟输出信号，需先产生相同组数的对应码，而多个对应码需藉由数个开关及电阻的组合才能达成所需模拟讯号的输出。而R-2R电阻网络的习用技术中，亦有输出信号失真、精确度较差、电路复杂等缺点。
本发明的主要目的在于提供一种适应于较宽电源电压(VDD)范围的数字/模拟转换电路，在其电路结构方面，其将位准电压产生电路及分阶电压产生电路合并为一个多种电压产生电路，再通过电压选择电路提供给位准电压输入及分阶电压输入。
一种数字/模拟转换电路，用于接收数字输入信号，藉由所产生的分阶电压输出值及一位准电压输出值，配合一位准移动式缓冲级而输出所需的模拟输出信号，其包括有：
一解码器，接收数字输入信号，将该信号转为电压选择电路所需的电压信号格式；
一多种电压产生电路，用以产生多个电压；
一电压选择电路，接收所述解码器及多种电压产生电路的信号，并输出分阶电压输出值及位准电压输出值；
一位准移动式缓冲级电路，将电压选择电路所送来的分阶电压及位准电压予以合成，并转成所需的模拟输出信号。
本发明的效果如下：
由于本发明中，将位准电压产生电路及分阶电压产生电路合并为一个多种电压产生电路，再由电压选择电路控制位准电压输入及分阶电压输入，使电路简化；由于采用稳定电路，使所产生的参考电压不随电源电压VDD的变化而改变，所以本发明展宽了适用电源电压范围。
附图简要说明：
图1本发明地电路方块图；
图2为图1中电压选择电路及多电压产生电路的内部电路及两者间的连接关系示意图；
图3A及图3B为图1中位准移动式缓冲级电路的两个不同实施例电路图；
图3C及图3D为可用于图3B中输入级的电源跟随器电路图；
图4A为本发明稳定电路的第一实施例电路图；
图4B为图4A的能阶间隙固定值元件中，VBG为输出电压VO与VSS之差的实施例电路图；
图4C为图4A的能阶间隙固定值元件中，VBG为输出电压VO与VDD之差的实施例电路图；
图4D为本发明稳定电路的第二实施例电路图；
图4E为本发明中作为强化稳定电路稳定性的实施例电路图；
图4F为运算放大器的实施例电路图；
图4G为本发明稳定电路的第三实施例电路图；
图4H为显示图4G中开关元件SW与电阻R1、R2构成数种可能的偏压电路；
图5A至5D所示为可作为图4G中开关元件的各种开关电路；
如图1所示，其为本发明的电路方块图，其包括有一解码器11、一电压选择电路12、一多种电压产生电路13、一稳定电路14、一位准移动式缓冲级电路15，其中解码器11接收数字输入信号I/P，并将该信号转为电压选择电路12所需的格式。
电压选择电路12接收解码器11及多种电压产生电路13的信号，并输出适当的分阶电压输出值Vn及位准电压输出值Ve，供位准移动式缓冲级电路15之用。
多种电压产生电路13用以产生多个电压，供电压选择之用。稳定电路14，产生至少一个对VDD不敏感的参考电压或参考电流，以供应其它电路使用。
位准移动式缓冲级电路15将电压选择电路12所送来的分阶电压Vn及标准电压Ve予以合成，并放大或缩小一适当倍率后(亦可不放大或缩小)，转换成模拟输出信号O/P。
图2显示图1中电压选择电路12及多电压产生电路13的内部电路及两者间的连接关系。多种电压产生电路13可产生多个不同位准的电压，其内部包括有一由数个电阻所串联形成的串接电路，且其两端跨接在一高电压VH与低电全VL之间，其中：R1=R3=R4=Σm=0nR2m]]>
可以适当调整电阻RH与RL的电阻值，来调整AC及DC值。本例中的位准为2阶，输出放大2倍。
电压选择电路12中包括有数个开关元件，可由解码器11来控制其开关的状态，以在其输出端分别输出适当大小的分阶电压输出值Vn及位准电压输出值Ve。
图3A及图3B显示图1中位准移动式缓冲级电路15的两个不同实施例的电路图。其见图3A，其中Vn及Ve即为电压选择电路12所分别输出的分阶电压输出值及位准电压输出值。在此一电路中，只要调整电阻R1及R2的电阻值及位准电压输出值Ve的大小，即可得到所需的输出电压O/P。
图3B中所示的电路为本发明位准移动式缓冲级电路15的第二个实施例电路图。其电路大致与图3A所示电路相同，其差异仅在于该分阶电压输出值Vn及位准电压输出值Ve的输入部分另分别包括有由两个PMOS元件所组成的输入级电路。图3C中显示可作为前述输入级电路的电源跟随器(SourceFollower)电路图，图3D则显示以NMOS元件组成电源跟随器的电路图。
图4A至图4F为本发明稳定电路14的不同实施例电路图。其中图4A显示本发明稳定电路14的第一实施例电路图。此一实施例包括有一能阶间隙固定值(Bandgap-reference)元件141以及一PMOS元件142。此电路利用能阶间隙的固定值，制造成一个不随VDD改变的稳定电位VBG，VBG随制程不同而有所差异，通常是1.2V-1.3V，此VBG可以是与VDD之差或是与VSS之差，图4B显示了VBG为输出电压VO与VSS之差的电路图。当VBG固定后，电流Iref为定值，即为一定电流源，利用例如电流镜(Current Mirror)的方式，可将其取出供参考用。
图4D为本发明中的稳定电路14的第二实施例电路图，此一实施例采用了自偏压(Self-bias Reference)技术，其中PMOS元件M1、M2、M3、M4组成一自偏压的参考电流源电路，而Msp及Msn可分别由控制电压Vcon以及其反相电压/Vcon控制，作为电源关闭(Power-down)时省电之用。在图式电路中，参考电流Iref是一个对VDD不敏感的的电流参考源，将输出电压VP接到PMOS的栅极或VN接到NMOS的栅极，均可构成电流镜的功能，而可获得一稳定电流源。若为了更进一步加强该稳定电路的稳定性，可以将其中的输出电压VP取出接至图4E中的电路，再取出输出值VN，去构成电流镜，亦即，图4E为本发明中作为强化稳定电路稳定性的实施例电路图，其电路中若连接有金属氧化物半导体MOS元件Mx，则使此电路较适用于以电源跟随器构成缓冲级的电路(如图3B)，而若去掉该MOS元件Mx，则较适合于以运算放大器为缓冲级的电路(如图3A所示)。图4F为运算放大器的实施例电路图，可用以将输出值VN′予以放大并输出一输出电压O/P。此外，对于用在输出缓冲级(如图3A或3B)的运算放大器或电源跟随器的电流源，也可以取VN或VN′或VP构成电流镜，如此可使运算放大器或电源跟随器的特性不随VDD有太大的变化。
再者，对于前述的稳定电路，可以作进一步的改良，如图4G所示的第三实施例电路，图中的电位VH与VL之差即为晶体管Q1的VBF(射极到基极的电压)，此为一定电压源，可以供作图1所示多种电压产生电路13的电压输入，用以稳定输出电压的峰对峰值(Vp-p)，而电压Vbias可取代前述实施例中电位VN′成为运算放大器的电流源的偏压电源。
在实际运用上，电压VH与VL接至图2所示多种电压产生电路13的电阻串两端(即接至相对应的标示符号VH与VL)，此电路有助于维持直流DC电压的稳定度，使其不受因流经晶体管的电流改变而与设计值有超出误差容许范围的情况产生(因流经管晶体管的电流会受制程参数、漂移、温度变化等因素影响而略有变动)。
在图4G中开关元件SW与电阻R1、R2构成的VL偏压电路，可有多种不同的组合方式，如图4H所示。而其中的开关元件SW可采用如图5A至图5D所示的各种开关电路，其中图5A为PMOS开关电路、图5B为NMOS开关电路、图5C为CMOS开关电路、图5D为以模拟开关(Analog Swich)所构成的开关电路此为应用在P-will制程上，故在开启(turn on)时将NUOS Substrate接到X1、X2。在关闭(turn off)接到VDD，其中各图中X1与X2表示开关的两端。