本发明涉及一种包括多个输入和输出及交换网络的分组交换设备。 关于此类分组交换设备，可以参阅例如由A.Thomas，J.P Coudreuse，M.servel所著题为“异步时分技术：一个综合可视通讯”的分组网实验（Asynchronous Time-Division Techniques：An Experimental packet nètwork Integrating Videocommunication”）一文，该文发表于1984年5月7日至11日在佛罗伦萨市举行的32届国际交换学术会议论文集上（见第二篇论文1-7页）。
附机量消息最好以等长分组形式在虚拟电路上进行传输。我们现假定确定量的消息将以相同的方式与其它消息一起进行传送。
在分组交换设备中，有可能在同一线上要传输的两个以上的分组在不同的线上同时到达。
为此需设置缓冲器，以使不能立即传送的分组先置于其内进行等候。这样，所需的存贮器的数量除了取决于分组的长度以外，还特别取决于入线数，业务类别，及所需的传输质量。在技术先进的分组交换设备中，交换网络的全部芯片大约有80%的面积用于这些缓冲器。
本发明的目地是为了提供一种其所需存贮空间明显减少，而其业务容量则仍可与之匹敌的分组交换设备。
本发明的分组交换设备可达到上述目的。本发明的分组交换设备中，在每个输入（E）与交换网络（20）之间，和在交换网络（20）与每个输出（A）之间分别提供了一个输入单元（10）和一个输出单元（30），由输入单元（10）把每个分组分成多个小分组（如40个），并按预定模式，在一段较长的时间内，对这些小分组及其它各分组的小分组予以分配;这些小分组分别通过交换网络（20）进行传输;输出单元（30）则再将所有小分组以预定模式重新组成分组。基于同样原理的其它实例则包含在本申请人同时申请的专利中“Verfahren Zurhybriden Paketvermi-ttlung Und Einrichtung hierzu”（混合分组交换的方法和设备）。
把分组分成为小的分组有效地缩短了“分组长”，从而相应地降低了对存储器的需求。然而，因为只有第一个小分组包含通路信息及其相互关系，所以必须以不同的方式来保证同样处理诸小分组。将各个小分组按照预定的模式，最好以等间隔一个接一个地排列，以代替通常给诸分组在随机点上插入数据流的做法。为了有效的缩短分组以获得所需的效果，全体小分组不能直接一个接一个，而是必须与其它分组的小分组相交错。
于是最好将固定数目的诸分组在交换设备内组合成一帧，并将所有的分组分成等长度的小分组，然后分配给子帧。利用同步时分复用在子帧的基础上进行交换。在交换网内所需的存贮空间以帧：子帧的比率减少。其所用的存储器主要是那些对同步TDM交换无论如何是必须的。通过在输入端插入附加的空分组和增加交换设备内的时钟速率可提供附加的存贮量。
从“Der Ternmelde＝Ingenieur”（第41卷，No9，1987年9月，特别是3、4项，第8和9页，及No.10，1987年10日）可了解到以包含固定数目的分组的帧的形式发送信息。这样一种外部预定的帧结构适用于交换设备内。于是，无需采取任何附加的步骤，对于那些在帧内周期循环的分组消息提供了具有因有优点（无时延抖动和丢失）的电路交换。
因为，对大多数消息，各个分组并不按固定顺序出现，因而得到了异步传输方式（ATM）。各个分组被称之为“ATM单元”（ATM Cells）。对周期出现的分组消息，得到同步传输方式（STM）。对同步通信方式，使用诸如“电路交换”（cs）和cs分组”这样的术语;对异步传输方式，使用诸如“分组交换”（ps），“ps分组”，“异步时分”（ATO）和“快速分组交换”这样的术语。上述两种的组合称之为“混合”传输方式。
而本发明将使用主要用于集中安装的交换设备-下面要给出一种集中式交换设备的实例一的那些术语来进行描述，这些术语也同样可用于那些诸如环系统那样的非集中式的交换系统。上述在“Der Fernmelde＝Ingenievr”文献4·1·2中的总线和环型系统附属于该文4的交换装置和附属于出版物EP-A2-0125744中的“Closed loop felecommunication syetem”（闭环电信系统），该文介绍了包含多个分组的一整帧始终循环并要求一些移位寄存器和其它存贮器的一种环型系统。现参照附图对本发明作一介绍。
图1为本发明的交换设备的概略框图;
图2为图1的交换设备的输入单元的框图;
图3为图1的交换设备的输出单元的框图;
图4为图2的输入单元的一个输入分类器的详细框图;
图5为图3的输出单元的输出分类器的详细框图。
如图1所示，本发明的交换设备与任何其它交换设备一样，具有多个输入E，多个输出A和一个交换网络20。按照本发明，在每个输入E和交换网络20之间放置一个输入单元10，而在交换网络20和每个输出A之间放置一个输出单元30。
图2更详细地示出了图1的输入单元10，它包括一个同步器11，一个串一并变换器12，一个标志翻译器13，一个输入分类机14和一个并一串变换器15。
同步器11识别出在输入数据流中包含的时钟，具体地说是比特时钟，并识别到达的诸分组的起始标志。如果外部数据流已包含一帧时钟，则可以采用该帧结构。反之，以固定数目的分组，即70个分组，组成一帧。如果存在一个外部帧时钟，则内部帧时钟可能与其不同。然而此时不是总能保证对各个消息有同步传输方式。
串-并变换器12将数据流按八位位组逐个进行变换，即变成以8比特为一组的并行数据流。在图2中没有示出同步器11的必须的同步。标志翻译器13（Label Translator）改变各个分组的格式。每个分组由一个信息部分（“有效负载”）和一个先行标志（标题）组成。标志是一段用于下个交换局的信息。入局标志首先被出局标志所取代。该出局标志被加上一个包含优先权信息（例如ATMSTM）通道信息和关于内部有效性（即控制包，空包）方面的信息的内部标志。至少在ATM分组的情形时，也加进用以指示分组结束的标志。由于加进上述信息，使在标志翻译器13的比特时钟提高了。因此，在内部时钟和外部时钟之间的相位变化在标志翻译器中可得到补偿。这也就可能易于提高分组的重复速率（分组时钟）。为此在交换网络20内增加空的分组，其作用如同附加缓冲器一样。
输入分类器14-方面从标志翻译器13中接收内部格式的分组，另一方面，又接收分组时钟和从中得到的时钟（八位位组时钟，比特时钟）。每个分组被分成一预定数目的等长的小分组。不同分组的小分组被如此再分类以便构成包含每个分组的一个小分组的子帧，同时所有的小分组以等间隔地隔开。例如，每个包含40个八位位组的70个分组组成一帧，并且每个八位位组组成一个小分组，则70个八位位组将在再分类处理后组成一子帧，同时每个八位位组分属于不同的分组。对每一个分组，如同电路交换的呼叫一样，第一个小分组便通过交换网20建立一个通道，在该通道上其它的小分组接踵而至。由一分组的最后一个小分组释放该连接。如果一个小分组不能满足通过整个交换网络通递信息要求，则必须逐级建立连接。
为了建立一个虚拟电路，由接连到来的分组所取用的通路在连接建立阶段以常规的方式予以标记。例如，这可通过在一条链路的始端或未端（例如在标志翻译器中）建立表格来实现，这样，每个到来的标志可分配一个出去标志。按这种方式，可以确定具体的物理通道，但应在传送之前完成。在本发明的分组交换设备中，对预定通道内的每个分组的各个小分组可确定具体的时隙。
一旦STM连接被建立，则可为其在预定通路中予留一固定的时隙。这种予留可以不必给最后的小分组加上一个分组结束标志而实现。
在输入分类器14之后的并-串交换器15将各个八位位组变回成串行的分组流。
如图3所示，诸输出单元30在结构上相应于诸输入单元。每个输出单元包括一个串一并变换器31，一个输出分类器32，一个分组一格式变换器33和一个并-串变换器34。
输出分类器32按下述的这样一种方式对诸小分组重新进行分类：将从属于一个分组的诸小分组重组成一个分组。
分组一格式变换器33去掉内部标志和分组结束标志。如果在输入单元30处插入诸空分组，则现在必须去掉同样数目的分组。
在最简单可以想像的情况中，所有的帧和子帧在交换设备的每级中是同步的，并且一帧的第一子帧包含所有分组的开始部分。随着第一子帧在整个交换网络20中同时出现，则在该预定通路上，也就将该时隙永久地分配给该第一子帧和分配给所有属于同一帧的诸子帧。这种分配对STM连接是预定的，而对ATM连接则是随意的。最末子帧一经出现，所有时隙分配即被取消。保证对所有STM连接有相同时隙分配的最简单的方法是在一分组结束时不取消这种分配，这可能只要不加分组结束标志就可达到。
这种简单的情形假设了所有通过交换机通道具有相同的长度，而要做到这样不同结构的交换网络是不可能的。然而，如果从数据流中保证识别分组的开始和结束，则它们就不需要根据时间位置另加识别。于是，帧也不再需要同步。在极端的情形时，可为到达输入E之一的每个分组组成一个单独的帧。
最好为每个输入E进而也就为每个输入单元10组成一个帧和子帧结构，但输入单元10之间互相并不同步。
为此，现在我们将借助图4介绍输入分类器14的一个最佳实例。该输入分类器14使用一个帧存贮器141，存贮器141所要求的存贮单元并不比正好一帧所需的多，而再分类仍然在该帧内以必须的方式由它来实现。
输入分类器14主要包括：帧存贮器141，包含一个全加器142寻址单元，一个寄存器143，一个只读存贮器144，一个计数器145，一个有6个输入的与门146，一个存贮器147，几个附加门148a，148b，148c和149。
寻址单元将分组串行流变成包含小分组的同步TDM子帧。每n个分组组成一帧。帧存贮器141包含n×m字，一个小分组为一个字，其中m为每分组的小分组数。帧存贮器141从0至（n×m-1）连续编号。每个TDM子帧包含一帧的每个分组的一个小分组。在子帧中小分组的次序同于该帧中的分组的次序。于是，第一子帧包含所有分组的第一小分组，第二子帧包含所有分组的第二小分组，如此等等。每次由帧存贮器中读出一个小分组，此后立即将新的小分组写入到空着的存贮单元中。
因为小分组是按不同于读出的次序写入帧存贮器141，所以它们被散布在帧存贮器中。这种散布是周期性的，并可用一个数学函数来描述，用寻址单元实施该函数可在每一帧内，帧存贮器141的地址必须以一不同步值SK遍历，Sk由下式给出：
Sk＝（m×Sk-1）模（n×m-1）
和S1＝1。
如果步值Sk不等于1，则帧存贮器必须遍历Sk次，直至所有的存贮单元被再次寻址。当超出地址范围时，该地址必须递减n×n×m-1，这是通过加n×m-1的反码实现的。仅在第Sk周期之后，才到达帧存贮器141的末址。此时一帧已完全读出而下一帧已完全写入。随着下一步值到达，再读出一帧并写入一帧。
图4示出了n＝6和m＝3时，实现输入分类器的一种方法。在帧存贮器141中，必须对存贮单元从0至17进行寻址。在地址17时，已完成一帧，因此需要改换到下一帧，从而改换到下一步值。如果地址17已超出范围，则帧存贮器141必须以同样的步值再次被遍历，为此，地址必须首先减17，以返回到地址范围内。
在寄存器143中包含了有关的地址。地址由5位A……E组成，其中A代表最高的有效位，E代表最低的有效位。全加器142把由只读存贮器144规定的当前步值加到寄存器143的内容中。加的结果作为新的地址传送到寄存器143中。由时钟T启动送到该寄存器，并使全加器经过或门149做加运算。全加器142产生一个进位F。
六个输入的与门在A＝E＝1及B＝C＝D＝F＝0时读出计数n×m-1＝17。然后计数器145通过其时钟输入Ck递增。计数器145的读数用来寻址只读存储器144，从而使寄存器143的内容现在加上了相应的下一步值。根据上述Sk的函数式确定该步值并将其存入只读存储器144。当和n×m-1＝17时，通过一个或门148c和一个只读存贮器的禁止输入EN使只读存贮器的输出禁止，并通过或门148c和该存贮器的允许输入EN恢复只读存贮器的输出。在由时钟T启动的下一次加法期间，包含在存贮器147中的17的二进制反码被加到寄存器143的内容中，这样使寄存器再次成了零态。
当超过地址n×m-1＝17时，则和必须减少n×m-1＝17，但步即和计数器145的计数必须保留。由或门148a和与门148b读出一个和≥n×m。此时即是当B+C+D+F（或门148a）和A（与门148b）同时为1的情形。在这种情形时，只读存贮器144的禁止输入EN的状态和存贮器147的允许输入EN的状态再次通过或门148进行改变，这样，二进制反码代表全加器142的一个加数而不是该步值。而且，独立于时钟T的加法运算在全加速器中通过或门147进行启动。
如果帧定位存在于交换设备的每一级中，则在输出单元30中的输出分类器32能具有同输入分类器14一样的结构。然而在计算步值时，n和m必须互换，从而有
Sk＝（n×Sk-1）模（n×m-1）
及S1＝1
如果内部的帧定位不存在，则必须从数据流中识别分组的开始和结束。适于该目的输出分类器32的最佳实例将借助图5加以介绍。该输出分类器32包括一个存贮器321，而存贮器321要求两帧所必需的存贮单元（两帧中可能加加上了若干空分组）。该例子将基于包含70个40-八位位组的外部帧。
输出分类器32主要包括存贮器321，一个控制分组输出单元324，和一个寻址单元，寻址单元则包含一个周期写入的计数器322，一个周期搜索计数器323a，一个分组标志检出器323b，一个改写检出器323c，一个STM地址锁存器325a，一个读出计数器325b，一个写入计数器325c，一个ATM地址锁存器326a，一个地址比较器326b，两个计数器326c和326d，一个加法器327a，一个STM检出器327b，一个空分组插入单元328，两个缓冲器327c和327d，几个门电路326f和326c和327e。
由控制分组输出单元324传送的控制分组直接送给控制单元。
寻址单元将同步的TDM子帧变换成串行的分组流。它也把分组格式直接归并为信息部分（有效载荷）和先行标志，并把内部分组时钟，即交换网络的分组时钟转换成外部分组时钟。在呼叫期间，以占据整个帧中的相同位置的方式从存贮器321中读出诸STM分组。
写入计数器322由内部小分组时钟进行定时，它周期地寻址存贮器321的所有存贮单元，在存贮器321中写入了来自交换网络的小分组。搜索计数器323a由与写入计数器322相同的时钟进行定时，并以相对于写入计数器322一帧的延迟对存贮器321的存贮单元进行寻址。存贮器321把由搜索计数器323a寻址到的小分组交送给分组标志检出器323b。分组标志检出器323b确定被寻址的小分组是否为一个分组的第一小分组，如果是，进而确定该分组是否为一个ATM，STM或控制分组。搜索计数器323a的地址也被传输到ATM地址锁存器326a，STM地址锁存器3325a，和控制分组输出单元324。如果分组标志检出器323b已检测到一个分组的第一小分组，则它就将写入信号送至相应单元（324，325a，326a），于是该相应单元从搜索计数器323a中接收地址。
写入计数器325c由内部小分组时钟进行定时，并周期地以从0至69的地址（加上附加的空分组数）对STM地址锁存器325a进行寻址。如果分组标志检出器323b已检测到一个STM呼叫，则它就将一写信号加至STM地址锁存器325a上，锁存器325a在由写入计数器325c寻址的存贮单元存入来自搜索计数器323a的地址。如果输龇掷嗥?2前的最未级交换网络仅将STM小分组放入子帧的头70个八位位组时，才能保证一个STM呼叫的分组总处于该帧的同样位置上。这可以看成是在STM地址锁存器325a中的STM地址入口投影到该帧中的诸分组上。
读出计数器325b由外部分组时钟进行定时，且以读出地址0至69对STM地址锁存器周期地进行寻址。由读出计数器325b寻址的STM地址锁存器的内容传送到STM检出器327b，并在STM地址锁存器325a中置成零。STM检出器327b确定输入值是否大于零。如果其值大于零，则STM检出器327b使缓冲器327d禁止，并把逻辑0加至与门327e和或门326e。缓冲器327c接收来自STM检出器327b的地址，并把它送到加法器327a。加法器327a给地址加上一个偏移值。因此，加法器的输出的地址指向存贮器321中的第一小分组的。加法器327a有一加在其上的外部小分组时钟，并以该时钟速率继续加值70（加附加的空分组数）。当加法器327a对一个分组的最后一个小分组进行寻址时，一个新的地址出现在其输入端，除非被与门327e禁止。
单元326a和326f一起组成一个可修改FIFO（先入先出）存贮器。写入计数器326c和读出计数器326d对ATM地地锁存器326a进行寻址。从分组标志检出器323b的到ATM地址锁存器326a的写信号，被搜索计数器323a得到的地址写入到由计数器326c寻址的存贮单元。计数器326由来自分组标志检出器323b的写信号递增，并周期地对ATM地址锁存器326a的存贮单元（例如2×78）进行寻址。计数器326a由一或门326f进行定时。或门326f的一个输入接到改写检出器323c。根据每个帧周期的分组标志检出器323b的STM和ATM写信号个数，改写检出器323c决定用一新的分组改写仍然包含在存贮器321中的任一ATM分组。
比较器326b比较计数器326d和计数器326c的计数，并且如果计数相同的话，则给或门326e及与门327e提供一个逻辑1。于是，比较器326b指示一个ATM分组是否已经进入ATM地址锁存器326a，而且如果计数相，则禁止读出计数器326d的递增，如果ATM地址锁存器326a是空的，则STM检出器327b检出无STM分组，该检出器把逻辑1加到与门327e，这样一来，与门输出变为逻辑1。加法器327a于是被禁止，而空分组插入单元328传送一个空的分组。