本发明涉及包括有可构成逻辑电路阵列的电子集成电路。 本发明在我们的专利说明书GB B-2180382中所公开的可构成逻辑电路阵列中特别有用（GB B-2180382所公开的内容结合在此作为参考）。该说明书中的逻辑电路阵列包括一个分立的地点或单元的矩阵。每一单元处是一个用于完成简单逻辑功能的逻辑电路。通常，简单逻辑功能是由两个输入“与非”门完成的。
这种阵列能被编程以根据需要构成各种“与非”门来完成各种不同的逻辑功能。逻辑功能之一被称为锁存功能。在GB B-2180382中公开的逻辑阵列中，锁存功能是利用四个“与非”门完成的。
这有一个缺点，即需要逻辑阵列完成的锁存功能越多，则剩下完成其它功能的“与非”门越少。这会减小阵列的总有效性。
本发明的一个目的是通过提供一个附加逻辑电路克服这一缺点。它在每个分立单元处的每个逻辑电路中增加一个附加逻辑电路，使每个单元具有更大的编程能力，从而提高阵列的总利用率。
根据本发明，提供了一种GB B-2180382权利要求1所提出可构成的半导体集成电路。它如所制成的那样包括一个区域，其中在各分立单元处分别形成有多个逻辑电路，每个逻辑电路具有一个有限的简单逻辑功能的能力，并且只能完成一个简单的逻辑功能，同时还在逻辑电路的输入和输出间形成有一个有限的信号传送系统，承担输入输出间的直接连接通路，每个都可选为导通状态，对每个逻辑电路说这些通路从其输出端延伸至第一组其它逻辑电路地输入端，并从其输入端延伸至第二组其它逻辑电路的输出端，所有组（所有逻辑电路）中，每组都与其它组不同，其不同的特征在于，集成电路还在各分立的组或单元中包括一附加逻辑电路，该附加逻辑电路在组或单元逻辑电路中被配置得使其可由控制装置有选择地控制以使构成单元的逻辑电路和附加逻辑电路能起到第一或第二不同的简单逻辑功能的作用。
附加逻辑电路包括一个倒相器，它与单元中逻辑电路中的一个倒相器并列和以背对背的关系安排着，以作为一个锁存机构、一个第一开关装置和一个第二开关装置工作。
第一开关装置最好是一个包括第一和第二晶体管的传输门，该传输门可被从逻辑电路输入到其中的信号控制为关闭和开启状态，第二开关装置包括一个单一的晶体管，其导通状态由上述控制装置控制。
为方便起见，控制装置由一门控制信号构成，当该信号存在时，引起该单个晶体管处于导通状态，结果使传输门短路而不工作，因而，该单元仅作为“与非”门工作。
当门控制信号不存在时，引起该单个晶体管处于非导通状态，而使传输门被控制于开启和关闭状态，单元仅作为锁存电路工作。
逻辑电路包括一逻辑门电路，其排列使输入信号通过传输门的暂态时间短于同一信号通过逻辑门电路的暂态时间，进而导致传输门关闭和开启状态间的快速转换。
本发明的另一构思是将许多单个单元级联，构成锁存电路功能以形成移位寄存器。
通过参照附图和本发明的一实施范例的说明将会更容易地理解本发明。
附图是两个互连逻辑电路或单元的示意图，根据本发明，每个逻辑电路都包括一个附加逻辑电路。
参看附图，为方便起见，各单元中同样元件将用相同符号表示。所示的两个单元是主锁存单元MC和受控锁存单元SC。
每个单元包括一个基本的两输入“与非”门G1和一个倒相器形成的输出缓冲器I1，以及另一个倒相器I2。参看主单元MC，门G1的一个输入CK将时钟信号从多路转接器MUX1传送到单元，另一输入D将数据信号从另一多路转接器MUX2传送至单元中。
附加逻辑电路C连接在“与非”门G1和输出缓冲器I1之间。通过利用来自比特存贮器BS的控制信号（BS也为多路转接器MUX1和MUX2提供控制信号），使附加逻辑电路将单元的“与非”门功能变为锁存电路功能。
附加逻辑电路包括一个附加倒相器I3，它与I2在现有逻辑电路中并联和具有背对背的关系，并被安排起到锁存机构的作用。另外还包括一个倒相器I4用于将来自单元MC的输入CK的时钟信号变换至单元SC的晶体管T2。
电路中还有两个开关装置，第一开关装置包括两个反极性的晶体管T1和T2，它们并联形成一传输门。第二开关装置是一单个晶体管T3作为一个简单开关。
在运行中，对单元（包括逻辑电路和附加逻辑电路）进行选择以使其作为“与非”门工作或作为锁存器工作，这选择是受门控制信号GCS控制的，这信号GCS是从比特存贮器BS中产生的。当信号GCS存在时，使晶体管T3导通，而开关将使形成传输门的晶体管T1和T2短路，使传输门不工作。
在这种情况下，单元只作为一个“与非”门工作。
另一方面，当GCS信号不存在时，晶体管T3不导通，而晶体T1和T2这时由来自“与非”门G1输出端CK的时钟信号控制。该时钟信号一方面被直接加到晶体管T1，另一方面通过倒相器I4加到晶体管T2，与此同时，门G1自身主要的输出OP加到传输门。这时由传输门（T1+T2）传输的输出OP被由倒相器I2和I3组成的锁存机构有效地锁存。在这种情况下，单元只完成锁存电路的功能。
下表总结了锁存功能的运行及传输门的控制。
表1CKDOP传输门（T1 + T2)110关闭001开启101关闭010开启
当输入信号CK处于二进制1的状态并且传输门关闭时，锁存器（I1和I3）跟随输入D上的数据信号变化。然而，为防止在传输门将要开启时，存在锁存器中的信号丢失，送给传输门的信号必须足够快以便在门G1输入端上的信号在锁存器（I2+I3）中起作用前，使开关的状态发生变化。因而，由于把信号传送到传输门的暂态时间比信号通过“与非”门G1自己的暂态时间短，于是就实现了锁存器（I2+I3）的快速转换。在实际应用包括工作于上述锁存模式并进而联接成移位寄存器的若干单元（这样的两级被示为主单元MC和受控单元SC）的本发明时，可以很方便地利用前一单元的倒相器I4的倒相输出作为下一单元的倒相时钟输入。
在这样一种电路配置中，很显然，本领域的技术人员利用多个锁存器级联可形成一个适用的移位寄存器，这样形成的移位寄存器不仅能增加运行速度，而且能更有效地利用阵列本身。