数字电视垂直同步脉冲检测器 本发明涉及模拟电视信号的数字处理技术领域。具体地说，本发明提出了一种数字电视垂直同步脉冲检测器。
现在有许多电视影象产品，对模拟电视信号的数字表示进行处理。例如：图象数字化装置，数字图象的加密器和解密器，电视机，以及以数字格式录取模拟电视信号的盒带录象机和其他录象机等。在这些电视影象产品中，通常都要将模拟电视信号数字化后存入存储器，以备继续使用。
无论在模拟系统还是在数字系统中都必需提取模拟电视信号中的垂直同步脉冲，以便使显示图象的帧扫描同步。在标准的NTSC(美国全电视制式委员会)隔行扫描复合模拟电视信号中，每个垂直帧有大约525条水平扫描线。一个帧划分为两个垂直扫描场(即奇数场和偶数场)，每个场有大约262.5条水平扫描线。每一场或每隔262.5条行扫描线都有一系列垂直同步脉冲，用来提供图象的场和帧的同步。模拟电视信号通常还有一些分布在场同步脉冲前后的均衡脉冲。
在目前使用的许多数字电视产品中，垂直同步脉冲除了用来对图象进行场和帧的同步外，还用来提供数字化模拟电视信号的存储器映射的基准。在存储器映射期间，经数字化的模拟电视信号的每个象素通常在存储器的x和y地址内，而以垂直同步脉冲为每一场复位y地址。
目前大多数普通的垂直同步脉冲检测都用模拟积分电路来执行。然而，对于数字电视产品使用这种普通的模拟电路并不切合实际，因为需要用大量的大体积模拟器件。虽然可以用数字信号来代替模拟垂直同步脉冲检测装置，但对于垂直同步脉冲检测而言使用普通的数字信号处理也有一些缺点。特别是一般需要相当多的数字门，这时很浪费的。如果不能将这种电路集成为单个集成电路，其制作将极为困难。此外，无论是简单地模拟垂直同步脉冲检测器还是简单的数字同步脉冲检测器，抗扰性都很差，而为了获得较好的抗扰性所采用的电路都过分复杂，成本也过高。
因此，需要开发的是一种没有上述缺点的数字电视垂直同步脉冲检测器，这样就可以减少所需的数字门的数量，降低整个电路的成本，提高抗扰性，而且将这种系统减小到可以与其他电视处理电路一起集成在单个集成电路芯片上。因此，本发明的目的就是推出这样一种数字电视垂直同步脉冲检测器。
按照本发明所提出的技术，开发了一种用来检测电视信号中的垂直同步脉冲的数字垂直同步脉冲检测器。这种数字电视垂直同步脉冲检测器可以检测电视信号中的垂直同步脉冲，产生一系列后续垂直同步脉冲，用于场和帧的同步以及存储器映射。这主要是通过将电视信号积分、再将往积分的信号与上、下门限值进行比较来实现的。
在一个优选实施例中，检测电视信号中的垂直同步脉冲的数字电视垂直同步脉冲检测器包括一个将从电视信号得到的第一数字数据流与一个同步门限进行比较的门限装置。积分装置根据门限装置的输出对电视信号积分，产生一个第二数字数据流。上、下门限装置将第二数字数据流分别与上、下门限进行比较。检测装置根据上、下门限电路的比较结果检测第二数字数据流穿越上、下门限的时刻。当第二数字数据流穿越上门限时，检测装置产生一个第一垂直同步脉冲，而当第二数字数据流穿越下门限时，检测装置复位，以使能产生后续的垂直同步脉冲。
采用本发明可以构成一种检测电视信号中的垂直同步脉冲的数字电视垂直同步脉冲检测器。这种检测器基本上清除了现行的垂直同步脉冲检测器的上述这些缺点。
通过以下结合附图所作的说明，熟悉本技术领域的人员可以清楚地看到本发明的其他一些优点。在这些附图中：
图1为本发明的一个优选实施例的原理方框图；以及
图2为本发明所产生和使用的一系列各种波形图。
以下对有关检测模拟电视信号中的垂直同步脉冲的数字电视垂直同步脉冲检测器的优选实施例所作的说明只是示例性的，并不是想限制本发明及其应用。此外，虽然下面是结合NTSC制电视信号对本发明进行详细说明，但对于熟悉本技术领域的人员来说显然理解，本发明并不只限于NTSC格式的电视信号，也可用于其他类型的电视信号格式，如PAL(逐行倒相)制、SECAM(顺序传送彩色与记忆)制等。此外，虽然以下结合各种硬件装置来说明本发明，但本发明也可用软件实现。
以表示检测垂直同步脉冲的数字电视垂直同步脉冲检测器10的图1可见，数字电视垂直同步脉冲检测器10包括一个用来接收NTSC格式模拟电视信号14的8位数模变换器12。由图2可清楚地看到，模拟电视信号14包括一系列水平同步脉冲16，周期为63.5微秒或重复频率为15.734千赫。图中也示出了在一个开有一些槽22的开槽垂直同步脉冲的前、后出现的各为6至8个均衡脉冲18。均衡脉冲18和槽22的重复频率为水平同步脉冲16的两倍，以便在垂直同步脉冲20期间保持水平同步。开槽垂直同步脉冲20的重复频率为60赫应右，宽度约为190微秒，而低于同步门限(T)24的占空因子为90％。垂直同步脉冲20在电视信号14的所有成分中能量最大，这使得垂直同步脉冲20为电视信号14中用来同步水平扫描线的每一场以及进行数字电视产品中的数字映射最为稳固的部分。
8位模数变换器12以大致为模似电视信号14中的色同步信号(未示出)四倍的时钟频率14.318兆赫左右将电视信号14数字化。产生14.318兆赫时钟的一种方法的详细情况可参阅由发明人Gregorg A.Sbreve，Kim S.Guzzino和Robert W.Huloey与本申请同时提交的申请(编号待定)“锁到电视信号彩色副载波上的数字相位误差检测器”(“Digital Phase Error Detector for Locking toColor Subcarrier of Video Signals”TRW Docket No.12-0686)。该申请在此列作参考。然而，熟悉本技术领域的人员显然明白，也可以采用其他方法为模数变换器12提供时钟脉冲。
由模数变换器12产生的8位数字数据流加到一个最好是8位加权比较器的门限电路26。门限电路26将8位数字数据流中的8位二进制数与同步门限(T)24进行比较。同步门限(T)24最好设置为8位二进制的0至255之间的30左右，这可以根据电视信号14的强度和周围噪声的情况加以改变。如果电视信号14落到同步门限(T)24以下，门限电路26就提供一个数字高电平(即“1”)输出，而且在电视信号14低于同步门限(T)24期间一直保持高电平。如果电视信号14超过了同步门限(T)24，门限电路26就提供一个数字低电平(即“0”)输出，而且在电视信号14超过同步门限(T)24期间一直保持在低电平。
从门限电路26输出的数字高和低电平加到一个实质上是对电视信号14进行积分的9位数字可逆计数器28。9位数字可逆计数器28的计数时钟脉冲的频率为1兆赫左右，而且计数器28可以配置成在低于0或高于计数上极限(X)30时不再计数。计数上极限(X)30设置为60左右。当加到9位数字可逆计数器28的输入端的是高电平时，计数器28进行正计数，而是低电平时，计数器28进行逆计数。
作为9位数字可逆计数器28输出的9位数字数据流同时加到上滞变门限(U)电路32和下滞变门限(L)电路34。上、下滞变门限电路32和34最好都是9位二进制加权比较器，将可逆计数器28的二进制输出分别与上滞变门限(U)36和下滞变门限(L)38进行比较。上滞变门限(U)36最好设置为50左右，而下滞变门限(L)38最好设置为15左右。如果可逆计数器28的二进制输出大于上滞变门限(U)36，上滞变门限电路32就提供一个数字高电平(即：“1”)输出，并且在可逆计数器28的输出大于上滞变门限(U)36期间一直保持在高电平。如果可逆计数器28的二进制输出小于下滞变门限(L)38，下滞变门限电路34就提供一个数字高电平(即“1”)输出，并且在可逆计数器28的输出小于下滞变门限(L)38期间一直保持在高电平。
上滞变门限电路32的输出加到SR触发器42的S输入端40，而下滞变门限电路34的输出加到SR触发器42的R输入端44。当S输入端40和R输入端44都是低电平时，Q输出端46为低电平。当S输入端40变为高电平时，Q输出端46锁存了高电平，即使在S输入端40再变为低电平后仍保持为高电平。当R输入端44变为高电平时，Q输出端46锁存了低电平，即使在R输入端44再变为低电平后仍保持为低电平。
SR触发器42的Q输出端46接到上升沿检测器48。上升沿检测器48一检测到来自Q输出端46的上升沿时，就输出一个垂直同步脉50。垂直同步脉冲50接着就用于图象的场和帧的同步，也用来使在一些数字电视产品中的内部y地址存储计数器复位。
上、下滞变门限36和38与SR触发器42的这种配置方式使数字电视垂直同步脉冲检测器10进入“释抑”模式。在这种模式，脉冲检测器10等待可逆计数器28减小到一个低于同步门限(T)24的值。因此，脉冲检测器10呈现滞变特性，因而提供了充分的抗扰性。
为了使抗扰性更高，数字电视垂直同步脉冲检测器10还配有一个延迟电路52。延迟电路52最好是一个数字“1”发射电路，这个电路对上升沿检测器48的输出加以监控，使得上升沿检测器48只能在延迟了262行(即262×63.5微秒)左右才能输出后继的垂直同步脉冲。或者，延迟电路52也可以有一个数字计数器，用来对行同步脉冲16计数，使得上升沿检测器48只有在计到规定的行同步脉冲数(例如6个行同步脉冲)时才能输出一个垂直同步脉冲。
在工作过程中，当电视信号14降到同步门限(T)24以下时，门限电路26向可逆计数器28提供一个高电平(即“1”)输出，该输出在电视信号14低于同步门限(T)24期间一直保持在高电平。在电视信号14低于同步门限(T)24期间，可逆计数器28进行正计数，计数值增大，如图2中脉冲56的上升沿54所示。当电视信号14超过同步门限(T)24时，门限电路26提供一个低电平(即“0”)输出。在低电平输出期间，可逆计数器28进行计数，计数值减小，如脉冲56的下降沿58所示。
在垂直同步脉冲20期间，电视信号14低于同步门限(T)24的部分多于高于同步门限(T)24的部分(即低于同步门限(T)24的占空因子为90％)。这使可逆计数器28正计数，计数值增大，超过上滞变门限(U)36，直至计数上极限(x)30。在开槽垂直同步脉冲20的这个190微秒的部分，可逆计数器28将输出大于上滞变门限(U)36的二进制数。这使得上滞变门限电路32向SR触发器42的S输入端40提供一个高电平输出，从而使上升沿检测器48一检测到Q输出端46的脉冲的上升沿时就输出一个垂直同步脉冲50。
在开槽垂直同步脉冲20结束时，电视信号14开始停留在高于同步门限(T)24，这使可逆计算器28逆计数，从而使二进制输出减小。当可逆计数器28的二进制输出减小到小于下滞变门限(L)38时，下滞变门限电路34就将SR触发器42复位，这使脉冲检测器10可以在可逆计数器28的二进制输出再超过上滞变门限(U)36时发出后续的垂直同步脉冲50。
如果电视信号14上有相当大的噪声，而使计数值突然增大和减小，则只要可逆计数器28尚未减小到过小于下滞变门限(L)38，脉冲检测器10就不会再输出一个垂直同步脉冲50。这种滞变为数字电视垂直同步脉冲检测器10提供了充分的抗扰性。如前面所述，延迟电路52也提供了附加的抗扰性。因此尽管只用了不多的数字门，而使数字电视垂直同步脉冲检测器10非常稳定可靠。
以上只是示例性地对本发明的实施例作了说明。熟悉本技术领域的人员从以上说明及附图和权利要求显然可见，其中可以根据本发明的精神作出种种修改和变动，但这并不脱离所附权利要求所要求的本发明的专利保护范围。