数字无线个人分支交换系统 本发明从总体上涉及采用码分多址方式(以后称为CD-MA)的数字无线个人分支交换系统，具体地涉及能提供良好通话服务的，可在基站和终端设备之间同时进行语音数据和控制数据发送和接收的数字无线个人分支交换系统(也译为专用小交换机，以后称为PBX)。
参考图1，其中显示了常规无线PBX系统的框图。如此图所示，常规无线PBX系统包括一个系统主体100，一个基站200和终端设备120。系统主体100采用脉冲码调制(以后称为PCM)，通过2B+D信道向/从基站200发送/接收数据，其中2B表示两个B信道，D表示一个D信道。语音数据通过2B信道发送和接收，控制数据通过D信道发送和接收。基站200从系统主体接收语音数据和控制数据，将接收到的语音和控制数据通过同一无线频道分别发送给终端设备120。同样，基站200通过同一无线频道分别接收的语音和控制数据，并将所接收的语音数据和控制数据发送到系统主体100。因此，基站包括一个基站控制器220，一组基站发送/接收单元230a-230d和射频(以后称为RF)合成器240。基站控制器220包括一个中央处理单元(以后称为CPU)221，一个随机存取存储器(以后称为RAM)222，一个数字网络接口电路(以后称为DNIC)223，一组编码/解码电路224a-224d，一个高级数据链路控制(以后称为HDLC)单元225和一组串行输入/输出口(以后称为SIO)单元226a-226d。每个基站发送/接收单元230a-230d包括一个RF控制器231和一个RF单元235。RF控制器231包括一个CPU232，一个SIO单元233和一个调制解调器234。
在基站控制器220中，DNIC223通过2B+D信道向/从系统主体100发送/接收语音和控制数据。也就是说，DNIC223接收来自系统主体100的语音数据，并将接收到的语音数据传送给编码译码电路224a-224d。同样，DNIC223接收来自系统主体100的控制数据，并将接收到的控制数据传送给HDLC单元225。DNIC223也接收来自编码/解码电路224a-224d的语音数据，并将接收到的语音数据传送给系统主体100。DNIC223也接收来自HDLC单元225的控制数据，并将接收到的控制数据传送给系统主体100。HDLC单元225处理来自DNIC223的控制数据并将处理过的控制数据输出到CPU221。HDLC单元225也处理来自CPU221的控制数据并将处理过的控制数据输出到DNIC223。CPU221顺序地将来自HDLC单元225的控制数据存入RAM222，然后将存入的数据输出到SIO单元226a-226d。同样，CPU221顺序地将来自SIO单元226a-226d的控制数据存入RAM222，然后将存入的数据输出到HDLC225。每个编码/解码电路224a-224d将来自DNIC223的语音数据转换为模拟语音信号，然后通过相应的一个基站发送/接收单元230a-230d中的RF控制器231将结果信号传送给其中地RF单元235。同样，每个编码/解码电路224a-224d通过RF控制器231接收来自RF单元235的模拟语音信号。每个编码/解码电路224a-224d将接收到的模拟语音信号转换为数字语音数据，并将结果语音数据输出到DNIC223。每个SIO单元226a-226d接收来自CPU221的控制数据，并将接收到的控制数据传送给一个相应基站发送/接收单元230a-230d的RF控制器231中的SIO单元233。同样。每个SIO单元226a-226d接收来自RF控制器231中SIO单元233的控制数据，并将接收到的控制数据传送给CPU221。
在基站发送/接收单元230a-230d中的每个RF控制器231中，SIO单元233接收来自基站控制器220中一个相应SIO单元226a-226d的的控制数据，并将接收到的控制数据传送给CPU232。同样SIO单元233接收来自CPU232的控制数据，将接收到的控制数据传送给相应一个SIO单元226a-226d。CPU232从SIO单元233中读取控制数据，将读取的控制数据传送给调制解调器234。同样CPU232从调制解调器234中读取控制数据，将读取的控制数据传送给SIO单元233。调制解调器234对来自CPU232的控制数据进行最小移位键控调制操作(以后称为MSK)。然后调制解调器234将MSK调制后的信号传送给RF单元235。同样，调制解调器234对RF单元235的输出信号进行MSK解调制，以从中分离控制数据。调制解调器234将分离得到的控制数据传送给CPU232。RF单元235接收来自基站控制器220中相应一个编码译码电路224a-224d模拟语音信号和接收来自调制解调器234的MSK调制后的信号。然后RF单元235将接收到的信号转换为RF信号，将结果RF信号传送给RF合成器240。RF单元235也将来自RF合成器240的RF信号中分离模拟语音信号机MSK调制的信号。然后，RF单元235将分离得到的模拟语音信号通过RF控制器231传送给相应一个编码译码电路224a-224d。RF单元235也将分离得到的MSK调制信号传送给调制解调器234。RF合成器240收集来自基站发送/接收单元230a-230d中RF单元235的RF信号，并通过无线频道将结果RF信号发送给终端设备120。RF合成器240也通过无线频道接收来自终端设备120的RF信号，并将接收到的RF信号传送给基站发送/接收单元230a-230d中相应一个RF单元235。
然而，上述常规无线PBX系统有一个缺点，即语音信号和MSK调制的控制数据通过无线频道不能在RF单元235和终端设备120之间被同时发送和接收。也就是说，语音信号和MSK调制的控制数据只能通过无线频道在RF单元235和终端设备120之间分别被发送和接收。由于这个原因，为了在RF单元235和终端设备120之间发送和接收通话的语音信号之中进行控制数据的发送和接收，语音信号的发送和接收必须暂停。当语音信号发送和接收为进行控制数据的发送和接收而暂停时，用户将会接收到终端设备120的噪音，因而降低了通话质量。另外，当RF单元235通过无线频道与终端设备120通信时，必须检查接收到的是语音信号还是控制数据。因此，发送和接收不能快速进行。
所以，本发明考虑了上述问题，旨在提供一个数字无线PBX系统用于同时进行基站和终端设备之间语音数据和控制数据的发送和接收，从而改善通话质量，提高发送和接收的速度。
根据本发明，上述以及其它目标能由这样一种数字无线个人分支交换系统实现，该系统包括一个以脉冲码调制数据格式发送和接收语音数据及控制数据的系统主体；一个通过无线频道发送和接收射频信号的终端及一个基站，该基站可用于把来自系统主体的语音数据和控制数据转化成射频信号，通过无线频道把所得射频信号发送给终端设备，通过无线频道接收来自终端的射频信号，从接收到的射频信号中分离出语音数据和控制数据，及发送被分离出的语音数据和控制数据到系统主体，该基站包括射频发送/接收设备，可把模拟中频信号调制转化成射频信号，并把得到的射频信号通过无线频道发送给终端装置，通过无线频道接收来自终端设备的射频信号，把接收到的射频信号解调成模拟中频信号并传送得到的模拟中频信号；中频处理设备，可把一组带有语音数据和控制数据的首帧转化成模拟中频信号，把得到的模拟中频信号传送给射频发送/接收设备，并分配来自射频发送/接收设备的模拟中频射频信号；基站控制设备，用于发送和接收来自或到系统主体的语音数据和控制数据；以及一组信道控制设备，每一个信道控制设备可把来基站控制设备的语音数据和控制数据形成首帧，发送形成的首帧到中频处理设备，从来自中频处理设备的模拟中频信号中分离出一个第二帧，把分离得到的第二帧分解成语音数据和控制数据，并把分解得到的语音数据和控制数据发送给基站控制设备。
基站控制设备包括一个数字网络接口电路，用于接收来自系统主体的语音数据和控制数据，分别输出接收到的语音数据和控制数据，并同时发送来自基站控制设备的语音数据和控制数据给系统主体；一个CPU，用于顺序地把来自数字网络接口电路的控制数据存储到一个先进先出存储器，然后输出存储的控制数据；一个高级数据链路控制单元，可用于处理来自数字网络接口电路的控制数据，输出被处理的控制数据到CPU，处理来自CPU的控制数据及输出处理过的控制数据到的数字网络接口电路；一组自适应微分脉冲码调制电路，每一个自适应微分脉冲码调制电路可对来自的数字网络接口电路的语音数据进行一个自适应微分脉冲码调制操作，发送得到的语音数据到一个相应的信道控制设备，对来自相应信道控制设备的语音数据进行一个自适应微分脉冲码解调操作，输出得到的语音数据到数字网络接口电路；一组串行的输入/输出单元，每一个串行输入/输出单元可用于把来自CPU的控制数据发送到对应的信道控制设备，把来自对应的信道控制设备的控制数据发送到CPU；一个时钟发生器，用于产生一个时钟信号，并提供所生成的时钟信号到CPU、自适应微分脉冲码调制电路、串行的输入/输出单元、信道控制设备和中频处理设备。
每个信道控制设备包括一个CPU，用于顺序地把来自基站控制设备的控制数据存储到一个先进先出的存储器，然后输出存储的控制数据，并控制一个同步信号检测操作；一个串行的输入/输出单元，用于把来自基站控制设备的控制数据发送到CPU，并把来自CPU的控制数据发送到基站控制设备；一个数据处理单元，可把来自基站控制设备的语音数据和来自CPU的控制数据形成首帧，把第二帧分解成语音数据和控制数据，并分别把分解得到的语音数据发送给基站控制设备，分解得到的控制数据发送给CPU；一个同步检测器，用于检测来自第二帧的第一和第二同步信号，把检测的第一和第二同步信号输出到数据处理单元，在CPU控制下重置同步信号检测操作；一个编码/解码电路，用于对来自数据处理单元的第一帧中的数据编码，以用于错误校正，输出得到的第一帧，对第二帧中的数据解码，把得到的第二帧输出到同步检测器和数据处理单元；一个基频调制解调器，用于用码多分址伪噪声码对来自编码/解码电路的第一帧中的数据进行扩展，把得到的第一帧发送给中频处理设备，对数字中频信号进行一个正交相移键控解调操作以从中分离得到第二帧，去扩展被分离出来的第二帧的码分多址伪噪声码，把得到的第二帧输出到编码/解码电路；一个放大/相移电路，用于放大来自中频处理设备的模拟中频信号，将放大信号移相角度1和角度2；一组模拟/数字转换器，用于将来自放大/相移电路的相移后的模拟中频信号转换为数字中频信号，并把得到的数字中频信号提供给基频调制解调器。
数据处理单元包括一个传送语音数据处理器，用于接收来自基站控制设备的语音数据和扩展接收到的语音数据的长度；一个传送控制数据处理器，用于把第一个中断信号输出到CPU，并处理来自CPU的控制数据以响应来自CPU的一个传送前同步码信号和第一中断应答信号以改变数据的位数；一个数据合成器， 用于将来自传送语音数据处理器的语音数据和来自传送控制数据处理器的控制数据变成首帧，并将形成的首帧提供给编码/解码电路；一个数据分离器，用于接收来自同步检测器的第二同步信号及来自编码/解码电路的第二帧和一个接收时钟信号，将接收到的第二帧分离成控制数据和语音数据，并产生一个接收数据选择信号、一个控制数据时钟信号和一个语音数据时钟信号；一个接收语音数据处理器，用于处理来自数据分离器的语音数据以响应来自数据分离器的语音数据时钟信号和来自同步检测器的第一同步信号以改变数据位数，并将得到的语音数据发送给基站控制设备；一个接收控制数据处理器，用于接收来自数据分离器的控制数据、控制数据时钟信号和接收数据选择信号及来自CPU的第二中断应答信号，并将第二中断信号输出给CPU，改变接收到的数据的位数，并将得到的控制数据提供给CPU。
传送控制数据控制器包括一个缓冲区，用于存储来自CPU的控制数据；一个寄存器，用于以并行方式存储来自缓冲区的控制数据以响应一个来自CPU的写控制信号，并将所存储的控制数据以串行方式输出到编码/解码电路以响应一个传送时钟信号；一个与门，用于将一个传送数据选择信号和一个传送前同步码选择信号作与操作；一个计数器，用于进行一个计数操作以响应来自CPU的第一中断应答信号和传送时钟信号以将第一中断信号在所需的时间输出到CPU；一个多路复用器，用于从传送数据选择信号和一个来自与门的输出信号两者中选择一个以响应传送前同步码信号，并将选择到的信号作为传送时钟信号提供给寄存器和计数器。
数据分离器包括一个计数器，用于进行一个计数操作以响应来自编码/解码电路接收时钟信号以产生一组时钟；一个反相器，用于将来自编码/解码电路的接收时钟信号反相；一个D触发器，用于产生接收数据选择信号以响应来自同步检测器的第二同步信号，一个来自计数器的所需时钟和来自反相器的反相的接收时钟信号；第一去多路复用器，用于将来自编码/解码电路的第二帧分解成控制数据和语音数据以响应来自D触发器的接收数据选择信号；第二去多路复用器，用于将来自编码/解码电路的接收时钟信号分解成语音数据时钟信号和控制数据时钟信号以响应来自D触发器的接收数据选择信号。
接收控制数据处理器包括一个寄存器，用于传送来自数据分离器的控制数据以响应来自数据分离器的控制数据时钟信号；一个逻辑电路，包括一组与门和一个或门，逻辑电路可对来自寄存器的控制数据进行逻辑操作；一个反相器，用于将来自数据分离器的接收数据选择信号反相；一个移位寄存器，用于以串行方式接收来自逻辑电路的控制数据和以并行方式输出接收到的控制数据，以响应来自反相器的反相的接收数据选择信号；一个缓冲区，用于将来自移位寄存器的控制数据提供给CPU；一个计数器，用于进行一个计数操作以响应来自数据分离器的接收数据选择信号，从而产生一组时钟；一个D触发器，用于产生第二中断信号以响应来自CPU的第二中断应答信号和一个来自计数器的所需时钟，将产生的第二中断信号输出给CPU。
当来自寄存器的控制数据中的逻辑1比特数大于其逻辑0的比特数时逻辑电路输出逻辑值1，而当逻辑0的比特数大于1的时逻辑电路输出逻辑值0。
同步检测器包括一个寄存器，用于存储一个预置的前同步码；一个移位寄存器，用于接收一个根据到来自编码/解码电路的控制数据所施加的前同步码，并存储接收到的前同步码，以响应来自编码/解码电路的接收时钟信号；第一D触发器，用于在时钟端接收一个同步检测信号，在数据输入端接供电电压和在清零端接收的来自CPU的同步起始信号，并将第一同步信号输出到数据处理单元；第二D触发器，用于在时钟端接收一个同步检测信号，在数据输入端接供电电压，并将第二同步信号输出到数据处理单元；一个比较器，用于将来自移位寄存器的前同步码与来自寄存器的前同步码比较，并在它们相等时将同步检测信号输出到第一、第二触发器的时钟端；一个与门，用于将一个来自CPU的数据起始信号和一个同步起始信号作与操作，并将与操作后的结果输出到第二触发器的清零端。
中频处理设备包括一个加法器，用于将来自信道控制设备的首帧中的数据求和；一个正交调制放大电路，用于进行一个对来自加法器传送帧的正交调制放大操作，以产生一个数字中频信号；一个数字/模拟转换器，用于将来自正交调制放大电路的数字中频信号转换成模拟中频信号，并将得到的模拟中频信号发送到射频传送/接收设备；一个中频分配器，用于接收来自射频传送/接收设备的模拟中频信号，并将接收到的模拟中频信号分配给信道控制设备中对应的一个。
语音数据和前同步码在帧单元中交替地反复地被传送，然后控制数据和语音数据也在帧单元中交替地反复地被传送。
本发明的各种目的和优点将在下文结合附图加以详细说明，
图1为常规无线PBX系统的框图；
图2为本发明数字无线PBX系统的框图；
图3A-3G说明本发明数字无线PBX系统发送和接收运行的时序图；
图4为图2所示信道控制器中数据处理单元的详细框图；
图5A为图4所示数据处理单元中发送控制数据处理器的详细框图；
图5B为图4所示数据处理单元中数据分离器的详细框图；
图5C为图4所示数据处理单元中接收控制数据处理器的详细框图；
图6A说明图5A中发送控制数据处理器运行的时序图；
图6B说明图5B，5C中数据分离器，接收控制数据处理器运行的时序图；
图7为图2所示信道控制器中同步检测器的详细框图。
参考图2，其中显示了本发明数字无线PBX系统的框图。如图所示，数字无线PBX系统包括一个系统主体100，一个基站300和终端设备120。系统主体100采用PCM数据格式，通过2B+D(两个B信道，一个D信道)信道向/从基站300发送/接收语音和控制数据。语音数据通过2B信道发送和接收，控制数据通过D信道发送和接收。基站300从系统主体接收语音数据和控制数据，并将接收到的语音和控制数据通过无线频道同时发送给终端设备120。同样，基站300通过无线频道同时接收从终端设备120的语音和控制数据，并将接收的语音数据和控制数据发送到系统主体100。因此，基站包括一基站控制器320，一组信道控制器330a-330d，一个中频处理器(以后称为IF)340和RF单元235。基站控制器320包括一个CPU321，一个先进先出(以后称为FIFO)存储器322，一个DNI-C323，一组自适应微分脉冲码调制(以后称为ADPCM)电路324a-324d，一个HDLC325，一组SIO单元326a-326d和一个时钟发生器327。每个信道控制器330a-330d包括一个CPU331，一个FIFO存储器332，一个数据处理单元333，一个同步检测器334，一个SIO单元335，一个编码/解码电路336，一个基频调制解调器337，模/数转换器(以后称为A/D)338a和338b以及一个放大/相移电路339。IF处理器340包括一个加法器341，一个正交幅值调制(以后称为QAM)电路342，一个数/模转换器(以后称为D/A)343和IF分配器344。
在基站控制器320中，DNIC323通过2B+D信道向/从系统主体100发送/接收具有PCM数据格式的语音数据和控制数据。也就是说，DNIC323通过2B+D信道接收来自系统主体100的语音数据，并将接收到的语音数据传送给ADPCM电路324a-324d。同样，DNIC323通过2B+D信道接收来自系统主体100的控制数据，并将接收到的控制数据传送给HDLC单元325。DNIC323进一步接收来自ADPCM电路324a-324d的语音数据，并将接收到的语音数据通过2B+D信道传送给系统主体100。DNIC323进一步接收来自HDLC单元325的控制数据，并将接收到的控制数据通过2B+D信道传送给系统主体100。HDLC单元325处理来自DNIC323的控制数据，并将处理过的控制数据输出到CPU321。HDLC单元325也处理来自CPU321的控制数据，并将处理过的控制数据输出到DNIC323。每个ADPCM电路324a-324d对来自DNIC323的语音数据进行自适应微分脉冲码调制操作，并将结果语音数据传送给信道控制器330a-330d相应一个的数据处理单元333。同样，每个ADPCM电路324a-324d对来自信道控制器330a-330d相应一个的数据处理单元333的语音数据进行自适应微分脉冲码解调操作，并将结果语音数据传送给DNIC323。CPU321顺序地将来自HDLC单元325的控制数据存入FIFO存储器322，然后将存入的数据输出到SIO单元326a-326d。同样，CPU321顺序地将来自SIO单元326a-326d的控制数据存入FIFO322，然后将存入的数据输出到HDLC325。每个SIO单元326a-326d接收来自CPU321的控制数据，将接收到的控制数据传送给相应的一个信道控制器330a-330d中的SIO单元335。同样，每个SIO单元326a-326d接收来自相应的一个信道控制器330a-330d的SIO单元335的控制数据，并将接收到的控制数据传送给信道控制器CPU321。时钟发生器337产生时钟信号并提供给CPU、AD-PCM电路、SIO单元326a-326d、信道控制器330a-330d和IF处理器340。
在每个信道控制器330a-330d中，SIO单元335接收来来自基站控制器320中相应一个SIO单元326a-326d的控制数据，并将接收到的控制数据传送给CPU331。同样，SIO单元335接收来自CPU331的控制数据，并将接收到的控制数据传送给相应一个SIO单元326a-326d。CPU331顺序地将来自SIO单元335的控制数据存入FIFO存储器332，然后将存入的控制数据输出到数据处理单元333。同样，CPU331顺序地将来自数据处理单元333的控制数据存入FIFO存储器332，然后将存入的控制数据输出到SIO单元335。此时，CPU331响应来自数据处理单元333的中断信号进行控制数据的输入和输出操作。当来自数据处理单元333的控制信号不正常时，CPU331将同步检测器334的同步信号输出复位，从而控制同步信号检测操作。数据处理单元333接收来自基站控制器320中相应一个ADPCM电路324a-324d中的语音数据和来自CPU331的控制信号，将接收到的数据形成一帧。然后数据处理单元333将形成的帧提供给编码/解码电路336。同样，数据处理单元333接收来自编码/解码电路336的帧，并将帧分解为语音数据和控制数据。数据处理单元333将分离的语音数据传送到相应一个ADPCM电路324a-324d。同样，数据处理单元333将分离的控制数据传送到CPU331。编码/解码电路336为校正错误，对来自数据处理单元333的数据编码，并将结果帧输出到基频调制解调器337。同样，编码/解码电路336对来自基频调制解调器337数据解码，并将结果信号输出到同步检测器334和数据处理单元333。同步检测器334从来自编码/解码电路336的帧中检测一个语音数据同步信号和一个控制数据同步信号并将检测到的同步信号输出到数据处理单元333。同样，同步检测器334在CPU331的控制下将其同步信号输出复位。在CPU331的控制下，基频调制解调器337用码分多址伪噪声码(以后称为CDMA PN)扩展来自编码/解码电路336的数据，将结果数据传送给IF处理器340的加法器341。同样，基频调制解调器337对来自A/D转换器338a和338b的数字IF信号进行正交相移键控(以后称为QSPK)解调操作，以从中分离得到一个帧。然后基频调制解调器337去扩展分离得到的帧的编码，将结果数据传送给编码/解码电路336。放大/相移电路339放大来自IF处理器340中IF分配器344的模拟IF信号，并对放大后的信号移相0°和90°。然后，放大/相移电路339分别将结果模拟IF信号分配给A/D转换器338a和338b。A/D转换器338a和338b将来自放大/相移电路339的模拟IF信号分别转换为数字IF信号，并将结果信号传送给基频调制解调器337。
在IF处理器340中，加法器341将来自信道控制器330a-330d中的基频调制解调器337的帧的数据加和，并将结果信号输出到QAM电路342。QAM电路342对来自加法器341的帧的数据进行正交调幅操作，并将结果数字IF信号输出到D/A转换器343。D/A转换器343将来QAM电路342的数字IF信号转换为模拟IF信号，并将结果模拟IF信号输出到RF单元235。IF分配器344从RF单元235接收模拟IF信号，并将接收到的模拟IF信号分配到信道控制器330a-330d中的放大/相移电路339。
RF单元235调制来自IF处理器340中D/A转换器343的的模拟IF信号，将其转换为RF信号，并将RF信号通过无线频道发送给终端设备120。RF单元235也通过无线频道接收终端设备120发送的RF信号，并将接收到的RF信号解调为模拟IF信号。然后，RF单元235将结果模拟IF信号传送到IF处理器340中的IF分配器344。
参考图4，其显示了图2的信道控制器330a-330d中每个数据处理器333的详细框图。如此图所示，数据处理器333包括一个发送控制数据处理器333A，一个发送语音数据处理器333B，一个数据合成器333C，一个数据分离器333D，一个接收控制数据处理器333E和一个接收语音数据处理器333F。发送语音数据处理器333B接收来自一个基站控制器320中一个相应的ADPCM电路324a-324d的4比特语音数据。发送语音数据处理器333B扩展接收到的4比特语音信号，并将得到的语音信号传送给数据合成器333C。发送控制数据处理器333A将一个中断信号INT1传送给CPU331，并接收来自CPU331的中断应答信号ACK1和写控制信号/WR。然后，发送控制数据处理器333A接收来自CPU331的8比特控制信号，并响应发送前同步码信号TxPREAMBLE处理接收到的8比特控制数据，以产生施加于数据合成器333C的4比特控制数据。数据合成器333C将来自发送语音数据处理器333B的4比特语音数据和来自发送控制数据处理单元333A的4比特控制数据形成一个发送帧，将形成的发送帧传送给编码/解码电路336。数据分离器333D接收来自同步检测器334的控制数据同步信号SYNC-D，一个接收时钟信号RxCLK以及来自编码/解码电路336的一个接收帧。数据分离器333D然后将来自编码/解码电路336的帧分离为4比特控制信号RxDA-TA和4比特语音信号RxVOICE。同样，数据分离器333D产生一个接收数据选择信号RxDATASEL一个控制数据时钟信号DATACLK和一个语音数据时钟信号VOICECLK。接收语音数据处理器333F根据来自数据分离器333D的语音数据时钟信号VOICECLK和来自同步检测器334的一个语音数据同步信号SYNC-B处理来自数据分离器333D的4比特语音数据，产生8比特语音数据。然后，接收语音数据处理器333F将生成的8比特语音数据传送给基站控制器320中相应一个AD-PCM电路324a-324d。接收控制数据处理器333E接收4比特控制数据RxDATA，控制数据时钟信号DATACLK、来自数据分离器333D的接收数据选择信号RxDATASEL和来自CPU331的应答信号ACK2。接收控制数据处理器333E然后向CPU331输出一个中断信号INT2。同样，接收控数据处理器333E将来自数据分离器333D的4比特控制数据RxDATA转换为8比特控制数据，并将所得8比特控制数据提供给CPU331。
参考图5A，其显示了图4数据处理器333中发送控制数据处理器333A的详细框图。如此图所示，发送控制数据处理器333A包括一个缓冲器400，一个寄存器401，一个多路复用器402，一个计数器403和一个与门404。缓冲器400在其输入端D0-D7接收来自CPU331的8比特控制信号，并在其中存储接收到的8比特控制信号。然后缓冲器400将存放的8比特控制信号输送给寄存器401。寄存器401根据来自CPU331的写控制信号/WR将所述控制信号存储缓冲器400中，并根据来自多路复用器402的发送时钟信号TxCLK将存放的控制信号一位接一位地以串行方式传送给编码/解码电路336。与门404对发送数据选择信号TxDATASEL和发送前同步码数据选择信号TxPREAMSEL进行与操作，将结果送给多路复用器402。计数器403根据来自CPU331的中断应答信号ACK1和来自多路复用器402的发送时钟信号TxCLK计数。作为计数操作的结果，在一所希望的时间计数器403向CPU331发出一个中断信号INT1。CPU331响应来自计数器403的中断信号INT1，向缓冲器400发送控制数据。多路复用器402根据发送前同步码数据选择信号TxPREAMBLE从发送数据选择信号TxDATASEL和与门404的输出信号中选择一个信号，并将所选择的信号做为发送时钟信号TxCLK传送给寄存器401和计数器403。上述发送控制数据处理单元333A的操作按图6A所示的时序进行。
参考图5B，其显示了图4数据处理器333中数据分离器333D的详细框图。如此图所示，数据分离器333D包括一组去多路复用器411和412，一个4比特计数器413，一个反相器414和一个D触发器415。4比特计数器413根据来自编码/解码电路336的接收时钟信号RxCLK计数。作为计数的结果，4比特计数器413产生一组时钟QA-QD，其中QC与D触发器415的输入端相连。反相器414使来自编码/解码电路336的接收时钟信号RxCLK反相，反相后的信号加到于D触发器的CLK端。D触发器415的CLR端接收来自同步检测器334的控制数据同步信号SYNC-D，在其数据输入端D接收来自4比特计数器413的时钟QC，并在其时钟端CLK接收来自反相器414的反相的接收时钟信号。D触发器415然后在输出端Q产生接收数据选择信号RxDATASEL，Q端与支多路复用器411和412和接收控数据处理器333E相连。信号分离器411在其输入端RxIN接收来编码/解码电路336的接收帧，并根据接收来自D触发器415的接收数据选择信号RxDATASEL将接收到的帧分离为控制数据RxDATA和语音数据RxVOICE。然后，去多路复用器411将分离的语音数据RxVOICE提供给接收语音数据处理器333F，将分离的控制数据RxDATA提供给接收控制数据处理器333E。去多路复用器412接收来自编码/解码电路336的接收时钟信号RxLCK，并根据来自D触发器415的接收数据选择信号RxDATASEL将接收到的时钟信号分解为语音数据时钟信号VOICECLK和控制数据时钟信号DATACLK。于是，去多路复用器412将分离的语音数据时钟信号VOICECLK提供给接收语音数据处理器333F，将分离的控制数据DATACLK提供给接收控制数据处理器333E。关于数据分离器的上述操作的时序如图6B所示。
参考图5C，显示了图4中数据处理单元333中接收控制数据处理器333E的详细框图。如该图所示，接收控制数据处理器333E包括一个寄存器416，一个移位寄存器421，一个逻辑电路419，一个反相器420，一个缓冲区422，一个4比特计数器423和D触发器424。寄存器416将来自在数据分离器333D中的去多路复用器411的4比特控制数据RxDATA传送到逻辑电路419，以响应来自去多路复用器412的控制数据时钟信号DATACLK。逻辑电路419对4比特来自寄存器416的控制数据进行一个逻辑操作并输出一比特的0或1。也就是说当来自寄存器416的4比特控制数据中的逻辑1的比特数大于逻辑0的比特数，逻辑电路419输出逻辑值1。相反，当来自寄存器416的4比特控制数据中的逻辑0的比特数大于逻辑1的比特数，逻辑电路419输出逻辑值0。在这种方式下，逻辑电路419将来自寄存器416的并行的控制数据转换成串行控制数据，并将得到的串行控制数据输出到移位寄存器421。所以，逻辑电路419包括一组与门417a-417d和一个或门418。反相器420将来自在数据分离器333D中的D触发器415的接收数据选择信号RxDATASEL反相，并将得到的信号作用于移位寄存器421的一个时钟端。移位寄存器421将来自逻辑电路419的串行控制数据以并行方式传送到缓冲区422以响应来自反相器420的反相的接收数据选择信号。缓冲区422将来自移位寄存器421的控制数据传送给CPU331。4比特计数器423进行一个计数操作以响应来自在数据分离器333D中的D触发器415的接收数据选择信号RxDATASEL。作为计数操作的结果，4比特计数器423产生一组时钟QA-QD，这里时钟QD被发送到D触发器424的一个时钟端CLK。D触发器424在数据输入端D接电源电压VCC，在时钟端CLK接收来自4比特计数器423时钟QD和在清零端CLR接收来自CPU331的中断应答信号ACK2。于是D触发器424在输出端Q产生中断信号INT2，该信号作用到CPU331。当接收到来自D触发器424的中断信号INT2，CPU331读取来自缓冲区422的控制数据。图6B显示了上述关于接收控制数据控制器333E的操作时序。
参考图7，显示了图2所示的信道控制器330a-330d中每个同步检测器334的详细框图。如该图所示，同步检测器334包括一个移位寄存器500，一个比较器501，一个寄存器502，一组D触发器503和504，一个与门505。寄存器502存储一个预置的5字节前同步码并输出存储的5位前同步码到比较器501。移位寄存器500根据来自编码/解码电路336的控制数据的传送，接收一个10字节的前同步码，移位寄存器500存储接收到的10字节前同步码以响应来自编码/解码电路336的接收时钟信号RxCLK，并将存储接收到的10字节前同步码分两个5字节前同步码存储到比较器501。比较器501将来自移位寄存器500的5字节前同步码和来自检测器502的5字节前同步码比较。当两者相等时，比较器501输出一个同步检测信号到D触发器503和504的时钟端CLK。D触发器503在其时钟端CLK接收来自比较器501的同步检测信号，在其数据输入端D接电源VCC，在其清零端CLR接收来自CPU331的同步起始信号/SYNCINIT。于是D触发器503在其输出端Q产生语音数据同步信号SYNC-B，并将其提供给在数据操作单元333中的接收语音数据控制器333F。与门505将来自CPU331的数据起始信号/DATAINIT和同步起始信号/SYNCINIT作与操作，将结果输出到D触发器504的清零端CLR。D触发器504在其时钟端CLK接收来自比较器501的同步检测信号，在其数据输入端D接电源VCC，在其清零端CLR接收来自与门505的输出信号。于是D触发器503在其输出端Q产生控制数据同步信号SYNC-D，并将其提供给在数据处理单元333中的数据分离器333D。
与本发明相一致的有上述结构的数字无线PBX系统的操作将在后面有更详细的说明。
首先，当系统主体100以PCM数据格式通过2B+D信道发送语音数据和控制数据到基站控制器320时，基站控制器320中的DNIC323将2B信道的语音数据传递到ADPCM电路324a-324d(传送速度为64K/S)，而且将D信道的控制数据传递到HDLC单元325。然后在基站控制器320中，每个AD-PCM电路324a-324d对来自DNIC323的8比特语音数据进行一个自适应微分脉冲码调制操作以将其转换为4比特语音数据，如图3A所示。然后ADPCM电路324a-324d的每一个电路将4比特语音数据由相应的330a-330b信道控制器到数据处理单元333。当接收到来自相应的ADPCM电路324a-324d中的4比特语音数据，数据处理单元333中的传送语音数据处理器333B将接收到的4比特语音数据长极加以扩展，如图3B所示。也就是说，1位的长度从488ns扩展到15。625μs。传送语音数据处理器333B将扩展后的4比特语音数据传送到编码/解码电路336。另一方面，HDLC单元325处理来自DNIC323的D信道的控制数据，然后将处理后的控制数据传送到CPU321。CPU321将来自HDLC单元325的控制数据顺序地存储到FIFO存储器322，然后将存储的数据一个字节一个字节地输出到SIO单元326a-326d。SIO单元326a-326d的每一个单元将来自CPU321的控制数据通过相应的信道控制器330a-330d传送到SIO单元335。然后在信道控制器330a-330d的每一个控制器中，SIO单元335将来自在基站控制器320中的相应的SIO单元326a-326d中的控制数据传送到CPU331。CPU331将来自SIO单元335的控制数据顺序地存储到FIFO存储器332，然后将存储的数据输出到数据处理单元333。然后在数据处理单元333中，传送控制数据处理器333A接收来自CPU331的控制数据。在传送控制数据处理器333A中，缓冲区400存储来自CPU331的控制数据然后将存储的控制数据输出到寄存器401。寄存器401将来自缓冲区400的控制数据以串行发式传送给数据合成器333C。当来自寄存器401的控制数据的传送完成时，计数器403将中断信号INT1输出到CPU331，因此允许CPU331将新的控制数据传到缓冲区400。特别地，寄存器401将来自缓冲区400的控制数据逐字节地传送到数据合成器333C以响应来自多路复用器402的传送时钟信号TxCLK。结果，寄存器401传送4比特数据，每一比特长度为15.625μs，如图3C所示。此时，寄存器401将来自控制数据的一个前同步码传送到数据合成器333C，如图3D所示。也就是说，当接收到一个来自CPU331的8比特前同步码，传送控制数据处理器333A将接收到的8比特前同步码的4比特扩展，然后将得到的如图3D所示的4比特前同步码输出到数据合成器333C。然后，传送控制数据处理器333A将余下的4比特在下一帧中以相同方式输出到数据合成器333C。当接收到一个来自CPU331的8比特控制数据时，传送控制数据处理器333A将接收到的8比特控制数据的比特长度扩展，并将得到的如图3D所示的控制数据输出到数据合成器333C。传送控制数据处理器333A分别以32Kb/s的传送速度输出前同步码和8Kb/s的传送速度输出控制数据。数据合成器333C将来自传送语音数据处理器333B的语言数据和来自传送控制数据处理器333A的控制数据及前同步码形成一个如图3E所示的传送帧，并将形成的传送帧提供给编码/解码电路336。也就是说，数据合成器333C反复地将如图3E所示长度为125μs的8比特数据帧输出到编码/解码电路336以响应一个同步信号。因此，数据合成器333C将如图3F所示的帧输出到编码/解码电路336。以这种方式，语音数据B和前同步码P以帧为单元交替地、反复地被传送，然后语音数据B和控制数据D也以帧为单元交替地、反复地被传送。在满帧时，前同步码P是5位字节，控制数据D字节数可变化，最大可达254字节。
编码/解码电路336将来自在数据处理单元333中的数据合成器333C帧中的数据编码，并将得到的帧输出到基频调制解调器337。在CPU的控制下，基频调制解调器337将来自编码/解码电路336帧中的数据用CDMAPN码扩展，并将得到的帧传送到在IF处理器340中的加法器341。在IF处理器340中，加法器341将来自在信道控制器330a-330d中的基频调制解调器337的帧中的数据求和，并将得到的帧输出到QAM电路342。QAM电路342将来自加法器341的数据进行正交调幅操作将其转换为数字IF信号。然后QAM电路342将得到的数字IF信号输出到D/A转换器343。D/A转换器343将来自QAM电路342数字IF信号转换成模拟IF信号，并将得到的模拟IF信号传送到RF单元235。RF单元235将来自D/A转换器343的模拟IF信号在IF处理器340中转换为RF信号。然后RF单元235将得到的RE信号通过无线频道传送到终端设备120。
另一方面，当通过无线频道接收到来自终端设备120的RF信号，RF单元235将接收到的RF信号解调转换成模拟IF信号。然后RF单元235将得到的模拟IF传送到在IF处理器340中的IF分配器344。IF分配器344接收来自RF单元235的模拟IF信号并将得到的模拟IF信号分配到在信道控制器330a-330d中的放大/相移电路339。然后在每个信道控制器330a-330d中，放大/相移电路339将来自IF处理器340中的IF分配器344的模拟IF信号放大，并将放大后的信号进行0°和90°的相移。然后放大/相移电路339将得到的两个模拟IF信号分别提供给A/D转换器338a和338b。A/D转换器338a和338b将来自放大/相移电路339的模拟IF信号转换成数字IF信号，并将得到的数字IF信号分别提供给基频调制解调器337。基频调制解调器337对来自A/D转换器338a和338b数字IF信号进行QPSK解调操作，由此分离得到一个帧。然后基频调制解调器337将来自分离得到的帧的CDMAPN码去扩展，并将得到的帧输出到编码/解码电路336。编码/解码电路336对来自基频调制解调器337的帧中的数据解码，并将得到的如图3F所示的帧输出到数据处理单元333和同步检测器334。在同步检测器334中，移位寄存器500接收一个来自编码/解码电路336的10字节前同步码并将存储的10字节前同步码5字节地5字节地输出到比较器501，该比较器501也接收来自寄存器502的5字节前同步码。比较器501将来自移位寄存器500的5字节前同步码同来自寄存器502的5字节前同步码作比较。当两者相同时，比较器501将同步检测信号输出到D触发器503和504。响应来自比较器501的同步检测信号，D触发器503将语音数据同步信号SYNC-B输出到在数据处理单元333中的接收语音数据处理器333F，而D触发器504将控制数据同步信号SYNC-D输出到在数据处理单元333中的数据分离器333D。当CPU331已经或正在接收每一帧的控制数据时，CPU331检查其中存在的错误。当控制数据中存在错误时，CPU331将同步起始信号/SYNCINIT输出到D触发器503。同样地，CPU331将同步起始信号/SYNCINIT和数据起始信号/DATAINIT输出到与门505。于是，D触发器503和504被复位，将下一帧的前同步码中检测到的语音数据同步信号SYNC-B和控制数据同步信号SYNC-D输出。
当接收到来自同步检测器334的语音数据同步信号SYNC-B和控制数据同步信号SYNC-D及来自编码/解码电路336的接收帧时，数据处理单元333处理接收到的帧中的数据。在数据处理单元333中，数据分离器333D将来自编码/解码电路336的每一个接收帧分解为语音数据和控制数据。然后数据分离器333D将分离后的语音数据输出到接收语音数据处理器333F，将分离后的控制数据输出到接收控制数据处理器333E。接收语音数据处理器333F处理来自数据分离器333D的语音数据以恢复它，如图3G所示。然后接收语音数据处理器333F将恢复的语音数据传送到基站控制器320中的ADPCM电路324a-324d中对应的一个电路。接收控制数据处理器333E将来自数据分离器333D的控制数据转换为8比特控制数据并将得到的8比特控制数据提供给CPU331。更详细地，数据分离器333D中，去多路复用器411将来自编码/解码电路336的接收帧分解成语音数据RxVOICE和控制数据RxDATA。然后信号分离器411分别将语音数据RxVOICE和控制数据RxDATA输出到接收语音数据处理器333F和接收控制数据处理器333E。在接收控制数据处理器333E中，寄存器416将来自在数据分离器333D中的信号分离器411的控制数据RxDATA传送给逻辑电路419。逻辑电路419对来自寄存器416的控制数据进行一个逻辑操作并输出1比特逻辑值0或1。也就是说当来自寄存器416的4比特控制数据中的逻辑1的比特数大于逻辑0的比特数时，逻辑电路419输出逻辑值1。相反，逻辑电路419输出逻辑值0。在这种方式下，逻辑电路419将来自寄存器416的并行的控制数据转换成串行控制数据，并将得到的串行控制数据送给移位寄存器421。结果，8比特控制数据被移位寄存器421和缓冲区422传送到CPU331。CPU331接收来自缓冲区422的控制数据以响应来自D触发器424的中断信号INT2。
CPU331顺序地将来自数据处理器333的控制数据存储到FIFO存储器332，然后将存储的控制数据通过SIO单元335输出到基站控制器320中的SIO单元326a-326d中对应的一个单元。CPU321顺序地将来自SIO单元326a-326d的控制数据存储到FIFO存储器332，然后将存储的控制数据输出到HDLC单元325。HDLC单元325处理来自CPU321的控制数据并将处理后的控制数据输出到DNIC323。另一方面，ADPCM电路324a-324d中的每一个电路对来自在相应信道控制器330a-330d中的数据处理器333的语音数据进行一个自适应微分脉冲码解调操作，并将得到的语音数据输出到DNIC323。于是，DNIC323将来自ADPCM电路324a-324d的语音数据和来自HDLC单元325的控制数据通过2B+D信道传送到系统主体100。
从以上描述清楚可见，根据本专利，语音数据和控制数据被形成一个帧以便它们能在基站和终端设备之间同时被传送和接收。因此，当象handover这样的控制数据产生以改变电话通话中的通话区时，它能与语音数据同时被传送和接收以避免通话的中断。同样，RF单元不需要检查被传送和接收的是语音数据还是控制数据。因此，通过无线频道的传送和接收可以快速进行，而且被传送和接收的控制数据有4比特内容是相同的。所以，尽管由于无线频道的错误控制数据的任一比特都易被损坏，但是控制数据也能够被正确地恢复，因此提高了数据传送和接收的可靠性。而且，语音数据的同步化和控制数据的同步化是被分别监控的，使同步的保持和恢复变得容易。这些有助于提高通讯的效率。
虽然本发明的最优实施方案的提出是为了便于说明，但是只要不偏离在权利要求声明中所公开的本发明的范围和精神，技术上成熟部分的修改、增加和替代也是可能的。