无“点”图形多层布线结构的 半导体集成电路器件及其制造方法 本发明涉及一种半导体集成电路器件及其制造方法，特别涉及一种多层布线结构的半导体集成电路器件及其制造方法。
半导体集成电路器件的集成度日益提高，因此，大量电路元件要通过信号布线连接。大量的电路元件使得信号布线极其复杂。然而，又不可能给信号布线提供较宽有效面积，并且在半导体基片上形成多层布线结构。
当两层以上的布线结合成多层布线结构时，最上层上的上层布线可通过两层与下层信号布线连接。在这种情况下，上层布线和下层布线间需要两垂直的互连，且该上层信号布线和下层信号布线通过该两垂直的互连作电连接。以下称这种两层互连为“叠置互连”。该叠置互连可增加对信号通道设计的适应性，并引入半导体集成电路器件。
图1A至1C展示了制造叠置互连方法的一个典型实例。该方法首先制备半导体基片1。然后在半导体基片1的主表面上选择地生长场氧化层，并在由场氧化层限定的有源区上形成如场效应晶体管等电路元件。在所得结构的整个表面上淀积绝缘物，该绝缘物覆盖电路元件和场氧化层。场化层和绝缘物构成下绝缘层2。
在下绝缘层2的整个表面上淀积导电物，并使该导电层构图成下层布线3a和3b。利用等离子辅助化学汽相淀积法在所得结构的整个表面上淀积绝缘物，且由第一层间绝缘层4覆盖下层布线3a和3b。
在第一层间绝缘层4上涂布光致抗蚀剂溶液，第一层间绝缘层4被光致抗蚀剂覆盖。把图形图象光学转换到光致抗蚀剂层上，并显影，在第一层间绝缘层4上形成光致抗蚀剂腐蚀掩模(未示出)。该光致抗蚀剂腐蚀掩模使下层布线3a/3b上的那部分第一层间绝缘层4暴露于腐蚀剂，并在第一层间绝缘层4中形成下通孔4a/4b，下通孔4a/4b分别直达下层布线3a/3b的上表面，下层布线3a/3b分别暴露于下通孔4a/4b。
在第一层间绝缘层4上淀积钨。钨填充下通孔4a/4b，并隆起成为钨层(未示出)。不用腐蚀掩模均匀地腐蚀该钨层，在下通孔4a/4b中各留下钨塞5a和5b，如图1A所示。
随后，在如图1A所示的结构的整个表面上淀积导电物，用导电层覆盖第一层间绝缘层4和钨塞5a/5b。在导电层上涂布光致抗蚀剂溶液，光致抗蚀剂层覆盖该导电层。把图形图象光学转换到光致抗蚀剂层上，并显影，在导电层上形成光致钪蚀剂腐蚀掩模(未示出)。光致抗蚀剂腐蚀掩模使导电层的部分暴露于腐蚀剂，使导电层构图成中间布线6a和“点”图形6b。中间层布线6a与钨塞5a接触并由钨塞固定，且与下层布线3a电连接。“点”图形6b比钨塞5b稍宽，并与之接触且由它固定。所得结构如图1B所示。
利用等离子辅助化学汽相淀积法，在中间布线6a和“点”图形6b上淀积绝缘物，中间布线6a和“点”图形6b被第二导层绝缘层7覆盖。
在第二导层间绝缘层7上涂布光致抗蚀剂溶液，光致抗蚀剂层覆盖该第二层间绝缘层7。把图形图象光学转换到光致抗蚀剂层上，并显影，在第二层间绝缘层7上形成光致抗蚀剂腐蚀掩模(未示出)。光致抗蚀剂腐蚀掩模使位于中间布线6a和“点”图形6b上的那部分第二层间绝缘层7暴露于腐蚀剂，在第二层间绝缘层7中形成上通孔7a/7b。上通孔7a/7b分别直达中间布线6a的上表面和“点”图形6b的上表面。
在第二层间绝缘层7上淀积钨。钨填充上通孔7a/7b，并隆起成为钨层(未示出)。不用腐蚀掩模均匀地腐蚀该钨层，在下通孔7a/7b中各留下钨塞8a和8b。
随后，在所得结构的整个表面上淀积导电物，用导电层覆盖第二层间绝缘层7和钨塞8a/8b。在导电层上涂布光致抗蚀剂溶液，光致抗蚀剂层覆盖该导电层。把图形图象光学转换到光致抗蚀剂层上，并显影，在导电层上形成光致抗蚀剂腐蚀掩模(未示出)。光致抗蚀剂腐蚀掩模使导电层的部分暴露于腐蚀剂，使导电层构图成上层布线9a和9b，如图1C所示。
上层布线9a通过钨塞7a与中间布线6a电连接，中间布线6a本身又通过钨塞4a与下层布线3a电连接。钨塞8b、“点”图形6b和钨塞5b给上层布线9b和下层布线3b提供信号通道。这样，下层布线3a和3b在第二层和第三层上选择地延伸，已有技术的多层布线结构可通过“点”图形6b来增强设计工作的适应性。
然而，问题是已有技术中的多层布线结构中“点”图形6b妨碍了布线布局的进一步发展。具体说，“点”图形6b小得使光学图形转换中的聚焦范围小于中间布线6a的聚焦范围。为了准确地把“点”图形6b的图形图象换到光致抗蚀剂层上，应将“点”图形6b设计成宽于中间布线6a。当与上层布线连接的下层布线增加时，“点”图形6b占据第二层的相当大数量的面积，并限制了中间布线6a的增加。
由“点”图形6b产生的另一个问题是低生产成品率的问题。如上所述，“点”图形很小，这意味着“点”图形光致抗蚀剂腐蚀掩模的部分也很小，光致抗蚀剂腐蚀掩模和导电层间窄接触面积使得两者之间的附着力变弱，光致抗蚀剂腐蚀掩模的一部分在腐蚀期间易剥落。该失去的部分使得腐蚀剂除去了导电物，所以无法形成“点”图形6b。而且，光致抗蚀剂片易粘附到欲腐蚀掉的导电层部分，例如在中间布线间发生不期望的短路。这会导致生产成品率的下降。
这样，“点”图形6b便妨碍了布线布局的进一发展，并使生产成品率降低。然而，即使把简单地把“点”图形6b从已有技术的多层布线结构中除去，改型的多层布线结构仍存在另外的问题。
图2表示没有“点”图形6b的多层布线结构。图2所示的多层布线结构的布线和绝缘层由对应于已有技术的多层布线结构的布线和各层的标记表示，这里不再说明。参考标记10表示通孔7a和7b的光致抗蚀剂腐蚀掩模，除去了“点”图形6b。
在腐蚀第二层间绝缘层7时，通孔7a由于过腐蚀变得太宽，以致于不能只才露出中间层布线6a，这是因为腐蚀一直进行到另外的通孔7b到达深于中间布线6a的钨塞5b为止。腐蚀期间的反应产物污染了中间层布线6a的表面，使中间层布线6a和钨塞8a的接触劣化。
因此本发明的一个重要目的是提供一种多层布线结构的半导体集成电路器件，该结构可使制造者以高密度设置布线而不产生劣化问题。
本发明另一重要目的是提供一种在没有“点”图形的多层布线结构中形成可靠的叠置互连的方法。
为实现上述目的，本发明提出形成从层间绝缘层上伸出的导电钨塞，以使导电钨塞与层间绝缘层上的布线在同一水平面。
按照本发明，提供一种半导体集成路，包括：构成集成电路一部分的至少一个电路元件；及与集成电路连接的多层布线结构，该结构包括下层导电通道、覆盖下层导电通道且有到达下层导电通道的上表面的第一通孔的第一层间绝缘层、填充第一通孔以便与下层导电通道上表面接触并由该表面固定且伸出第一层间绝缘层一定高度的第一导电塞、与一个第一导电塞连接以形成与一个前述第一导电塞的上表面基本上共平面的上表面的至少一中间层布线、至少覆盖一个中间层布线和第一导电塞且至少具有一个到达另一个第一导电塞上表面的第二通孔的第二层间绝缘层、填充至少一个前述第二通孔且与另一个前述第一导电塞上表面接触并由该表面固定的至少一个第二导电塞、及形成在第二层间绝缘层上且与至少一个前述第二导电塞上表面接触并由该表面固定的至少一个上层布线。
按照本发明的另一个方案，这里提供一种制造多层布线结构的方法，包括下列步骤：a)制备半导体基片；b)形成半导体基片的下层导电通道；c)用比第一层间绝缘层厚至少中间层布线的厚度那么多的原层间绝缘层覆盖下层导电通道；d)在原层间绝缘层中形成到达下层导电通道的上表面的第一通孔；e)用与下层导电通道的上表面接触并由该表面固定的第一导电塞填充第一通孔；f)均匀地将原层间绝缘层腐蚀掉至少中间层布线厚度那么厚，以使第一导电塞的上部从第一层间绝缘层的上表面伸出；g)在第一层间绝缘层上形成中间层布线，以使之与一个第一导电塞以与前述一个第一导电塞的上表面基本共平面来形成上表面的方式连接；h)用第二层间绝缘层覆盖中间层布线和第一导电塞；i)形成到达中间层布线的上表面和另一第一导电塞的上表面的第二通孔；j)用与中间层布线的上表面和前述另一第一导电塞的上表面接触并由这些表面固定的第二导电塞填充第二通孔；及k)在第二层间绝缘层上形成上层布线，以使之与第二导电塞的上表面接触并由该表面固定。
中间层布线可通过另一第二导电塞与形成在第二层间绝缘层上的另一上层布线相连接。
从以下结合附图的说明将会更清楚地理解本发明的方法的特征和优点，其中：
图1A至1C是表示制造多层布线结构的已有技术的方法的必要步骤的剖面图；
图2是表示如图1C所示的已有技术改进的多层布线结构的结构的剖面图；
图3A至3H是表示制造按照本发明的半导体集成电路器件的工艺顺序的剖面图；
图4A和4B是表示按照本发明的另一工艺顺序的必要步骤的剖面图；
图5是表示本发明的半导体集成电路器件的结构的剖面图。
第一实施例
附图中的图3A至3H表示制造实施本发明的半导体集成电路器件的方法。该制造方法首先制备如P型硅基片等半导体基片11。在半导体基片11的主表面上选择地生长场氧化层12，并确定多个有源区。这多个有源区是为集成电路的电路元件提供的有效面积；然而，为了简单起见，图3A至3H只表示一个有源区。
一个有源区是给场效应晶体管13提供的，在有源区上制造场效应晶体管13如下。首先，热生长栅氧化层13a，并在所得结构的整个表面上淀积导电层。将该导电层构图成栅极13b，与栅极13b一起以自对准的方式将N型施主杂质轻掺入有源区。在所得结构的整个表面上淀积绝缘材料，不用腐蚀掩模进行各自异性腐蚀，以在栅极13b的两侧形成侧壁隔离层。与侧壁隔离层一起，以自对准的方式将N型施主杂质重掺入有源区，重掺杂N型区与轻掺杂N型区部分重叠。重掺杂N型区和轻掺杂N型区构成N型源区和漏区13c和13d。栅绝缘层13a、栅极13b及N型源区和漏区13c和13d作为一个整体构成场效应晶体管13。
随后，在场效应晶体管13和场氧化层12上淀积绝缘材料，形成下绝缘层14。接着，在下绝缘层14上淀积铝或铝合金，形成铝层。在铝层上涂布光致抗蚀剂，在铝层上形成光致抗蚀剂层。将下层布线图形图象光学转换到光致抗蚀剂层上，并把光致抗蚀剂层显影，形成光致抗蚀剂掩模(未示出)。该光致抗蚀剂腐蚀掩模选择性地使铝层暴露于腐蚀剂，将铝层构图成如图3A所示的下层布线15a和15b。下层布线15a和15b与集成电路的预定电路元件电连接。
然后，利用等离子辅助化学汽相淀积法在下层布线15a/15b和下绝缘层14上淀积氧化硅，用原层间绝缘层16覆盖下层布线15a/15b。原层间绝缘层16比第一层间绝缘层16’厚中间布线厚度那么多。例如，如果第一层间绝缘层16’为1微米厚，中间层布线为0.5微米厚，那么要在下层布线15a/15b上淀积1.5微米厚的原层间绝缘层16。
随后，在原层间绝缘层16上涂布光致抗蚀剂，在原层间绝缘层16上形成光致抗蚀剂层。将通孔的图形图象光学转换到光致抗蚀剂层上，并把光致抗蚀剂层显影形成光致抗蚀剂掩模(未示出)。如图3B所示，光致抗蚀剂腐蚀掩模选择地使原层间绝缘层16暴露于腐蚀剂，在原层间绝缘层16中形成通孔16a/16b。
然后，利用选择化学汽相淀积或掩蔽化学汽相淀积法，在所得结构的整个表面淀积钨。钨填充通孔16a/16b，并在原层间绝缘层16上隆起成为钨层。不用掩模均匀地腐蚀钨层，直到又露出原层间绝缘层16。结果，在通孔16a和16b中分别留下钨塞17a和17b。在淀积钨之前，可在原层间绝缘层16和在通孔16a/16b中露出的下层布线15a/15b的上表面上拓扑形成氮化钛或氮化钛膜和钛膜的叠层。
随后，不用腐蚀掩模，将如图3C所示的所得结构暴露于对氧化硅有较大选择性而对钨没有选择性的腐蚀剂，把原层间绝缘层16的厚度减掉中间层布线厚度那么厚。可用反应离子腐蚀，腐蚀剂可包含CF4和CHF3。
由原层间绝缘层16形成第一层间绝缘层16’，因此，如图3D所示，钨塞17a和17b从第一层间绝缘层16′伸出。伸出的高度约等于在第一层间绝缘层16′上的中间布线的厚度。
然后利用溅射，在450℃在第一层间绝缘层16′上淀积铝或铝合金。该高温溅射可增加铝或铝合金的流动性，铝或铝合金可建立一个基本上与钨塞17a/17b的上表面共平面的平坦表面。结果，在第一层间绝缘层16′上涂布铝层18。
在铝层18的整个表面上涂布光致抗蚀剂，形成光致抗蚀剂层。将中间层布线的图形图象光学转换到光致抗蚀剂层上，通过显影光致抗蚀剂层把光致抗蚀剂层构图成光致抗蚀剂腐蚀掩模19。如图3 E所示，光致抗蚀剂腐蚀掩模19只覆盖用于中间布线的铝层18的一部分，但不覆盖钨塞17b周围的铝层18的那另一部分。
用光致抗蚀剂腐蚀掩模19，将铝层18暴露于如CCl4、BCl3、Cl2等气体腐蚀剂或它们的混合气中。气体腐蚀剂在铝/铝合金和钨间有较大的选择性，有选择性地除去铝层18。结果，在第一层间绝缘层16’上留下中间层布线。一个中间层布线18a与钨塞17连接，其上表面与钨塞17a共平面。除去另一钨塞17b周围的铝层或铝合金层，又把钨塞17b暴露于第一层间绝缘层16’上面的空间。所得结构如图3F所示。尽管图3F未示出，但中间层布线18a仍与集成电路的电路元件电连接。
然后，在所得结构的整个表面上淀积氧化硅，用第二层间绝缘层20氧化硅覆盖中间层布线18a和钨塞17a/17b。
在第二层间绝缘层20上涂布光致抗蚀剂溶液，形成光致抗蚀剂层。将通孔的图形图象光学转换到光致抗蚀剂层上，通过显影由光致抗蚀剂层形成光致抗蚀剂腐蚀掩模21。
光致抗蚀剂腐蚀掩模21将第二层间绝缘层20部分暴露于引入反应离子腐蚀系统的反应室中的含CF4和CHF3的气体腐蚀剂，在第二层间绝缘层20中形成通孔20a和20b。中间层布线18a的上表面暴露于通孔20a中，钨塞17b的上表面暴露于另一通孔20b中。所得结构如图3G所示。
在中间层布线18a的上表面和钨塞17b的上表面结束反应离子腐蚀，通孔20a和20b的深度相同。因此，不会发生过腐蚀，不期望的反应产物也少于已有技术中的反应产物。
然后，在所得结构的整个表面上淀积钨，钨填充通孔20a和20b，并隆起成为第二层间绝缘层20的钨层。在淀积钨之前，可沿第二层间绝缘层20的表面拓扑形成氮化钛或氮化钛/钛保护层。
不用腐蚀掩模均匀地腐蚀钨层，直到又露出第二层间绝缘层20为止。分别在通孔20a和20b中留下了钨塞22a和22b，钨塞17b和22b结合构成本发明的叠置的互连。
然后，在所得结构的整个表面上淀积导电物。导电物填充通孔20a和20b，并隆起成为导电层。在导电层上涂布光致抗蚀剂溶液，形成光致抗蚀剂层。将上层布线的图形图象光学转换到光致抗蚀剂层上，通过显影由光致抗蚀剂层形成光致抗蚀剂腐蚀掩模。用光致抗蚀剂腐蚀掩模，有选择性地腐蚀导电层，以形成如图3H所示的上层布线23a和23b。上层布线23a和23b分别与钨塞22a和22b接触，并被它们固定，且与集成电路的电路元件电连接。导电物可以是铝或铝合金。用钝化层覆盖上层布线23a和23b，由钝化层完成多层布线结构。
在这种情况下，下层布线15a和5b作下层导电通道，由钨塞17a和17b分别充当第一导电塞。钨塞22b至少作一个第二导电塞。
上述说明表明，在多层布线结构中不用宽于钨塞17b的“点”图形，制造者便可在第一层间绝缘层16’上以高密度设置大量中间层布线。
因为接触面宽，所以中间层布线的光致抗蚀剂腐蚀掩模能很强地附着于铝层。光致抗蚀剂不再局部剥落，光致抗蚀剂腐蚀掩模使腐蚀剂可准确地将铝层构图。
中间层布线18a和钨塞17b一样高，在通孔20a/20b的腐蚀期间不再发生过腐蚀。因此，可提高生产的成品率，因而由于较高的生产成品率使得半导体集成电路器件的生产成本降低。
第二实施例
图4A和4B表示制造实施本发明的半导体集成电路器件的另一方法的必要步骤。实现第二实施例的方法直到从第一层间绝缘层16’伸出钨塞17a和17b的步骤是与第一实施例相似的。因此，半导体基片、场绝缘层、下绝缘层、下层布线、第一层间绝缘层和钨塞皆用第一实施例的相应部件的参考标记表示，这里不再详细说明。
当均匀地深腐蚀原层间绝缘层16以使钨塞17a/17b的上部从第一层间绝缘16’伸出时，用标准溅射或标准蒸发在第一层间绝缘层16’上淀积导电物，导电层31在第一层间绝缘层16’上沿结构的形貌延伸。导电层31在如图4A所示的钨塞17a和17b的上面局部凸出。
对导电层31进行机械抛光或化学机械抛光，机械抛光或化学/机械抛光形成了一个平坦而光滑的表面。导电层31’的平坦上表面与如图4B所示的钨塞17a/17b的上表面共面。这样，第二实施例不再需要高温溅射，集成电路的电路元件不再受高温溅射期间的热的影响。
在形成了平坦而光滑的表面后，工艺回到使如图3E所示的使导电层构图的步骤，并进行结合第一实施例说明的步骤。
第二实施例可获得第一实施例的所有优点。机械抛光或化学机械抛光决定了中间布线的厚度和钨塞17a/17b的上部高度。这便不再需要准确控制原层间绝缘的减薄和淀积在第一层间绝缘层16’上的导电层的厚度。这意味着第二实施例在工艺可控性上优于第一实施例。好的可控性可提高生产成品率。
尽管这里展示和说明了本发明的特殊实施例，但对于本领域的技术人员来说显然在不脱离本发明的精神和范围的情况下可以作各种变化和改型。
例如，本发明可用于三层以上的布线结构，塞也不限于钨。
本发明的叠置的互连接可用于杂质区和布线的电连接。图5示出了一种本发明的半导体集成电路器件。在P型硅基片42上制造场效应晶体管41，栅绝缘层41a、栅极41b、N型源区和漏区41C/41D结合可形成场效应晶体管41。在硅基片42上叠置第一和第二层间绝缘层43和44，导电塞45a和45b分别与N型源区和漏区41C和41D接触，并由它们分别固定。导电塞45a和45b从第一层间绝缘层43中部分地伸出。中间布线46a与导电塞45a连接，另一导电塞46b与导电塞45b一起构成叠置的互连。导电塞46b与上层布线47接触并由上层布线47支撑，叠置的互连给N型漏区41d和上层布线47间提供了电通道。钝化层48覆盖上层布线47，这样，叠置的互连给N型漏区41d和上层布47间提供了电通道。