半导体集成电路器件及其设计方法 本发明涉及包括双极晶体管的低噪声、高增益半导体集成电路器件，和设计这种低噪声、高增益半导体集成电路器件的方法。
近年来，以低功率要求、低噪声和高增益为特征的高频放大器对于移动通信领域中的应用变得更加重要。要求在这种高频放大器中使用的双极晶体管具有更好的噪声和增益特性。对于这种高频放大器来说，降低总噪声系数是重要的。因此，对于所用的晶体管，需要高频放大器具有改善的噪声特性，同时保持所需的功率增益。然而，由于要在晶体管的功率增益特性和噪声特性之间进行折衷，因而难于以低成本制造能满足希望的功率增益特性和噪声特性的晶体管。
日本特许专利公开No.7-254608披露了具有相同发射极面积的双极晶体管。所披露的晶体管包括在一定电流范围内具有良好噪声特性的晶体管结构，和具有良好增益的晶体管结构。这些晶体管结构用于不同的电路中。
附图的图1(a)到1(f)示出在日本特许专利公开No.7-254608中披露的双极晶体管。图1(a)到1(c)分别是具有单发射极结构的双极晶体管的平面图、剖面图和等效电路图，图1(d)到1(f)分别是具有多发射极结构的双极晶体管地平面图、剖面图和等效电路图。如图1(b)和1(e)所示，在p型Si衬底110上依次设置了n+埋层111和n型集电极层112，在n型集电极层112上依次设置了基极层113，发射极层114和器件隔离绝缘膜115。
在图1(a)到1(c)中，单个发射极层114设置在基极层113中。在图1(d)到1(f)中，两个发射极层114设置在基极层113中。多发射极结构的每个发射极层114的宽度是个单发射极结构的发射极层114的宽度的一半。但单发射极结构的总发射极面积与多发射极结构的总发射极面积相同。
附图的图2示出图1(a)到1(f)所示常规双极晶体管的集电极电流和噪声系数及功率增益之间的关系。如图2所示，在一定集电极电流范围内，有多个发射极的多发射极双极晶体管比有单个发射极的单发射极双极晶体管的噪声系数低。另一方面，在整个集电极电流范围内，单发射极双极晶体管的功率增益好于多发射极双极晶体管。这两种双极晶体管被简单地用于不同电路中，而没有通过器件和电路的途径改善这些噪声系数和功率增益特性。
常规双极晶体管存在如下缺点：
第一，不易区别电路中更应着重于功率增益特性的器件部分和更应着重于噪声特性的器件部分，因此使器件设计复杂。
第二，单发射极双极晶体管中的总发射极面积与多发射极双极晶体管中的总发射极面积相同。即，这些双极晶体管具有不同的发射极长度，表明在一个电路中有具有不同发射极结构的多个双极晶体管。
常规双极晶体管不属于带有由多晶硅或类似物质构成的基区的所谓自对准结构。通常，对于工作在高频范围，如GHz范围的双极晶体管来说，通过减小基极电阻来改善高频特性是重要的。因此，就噪声系数和功率增益而言，带有由多晶硅构成的基极电极的双极晶体管优于常规的非自对准双极晶体管。有更短发射极宽度的双极晶体管在发射极上往往会有插塞效应(plug effect)，因为发射极接点的长宽比大于非自对准双极晶体管。
插塞效应是这样一种现象，即当杂质从发射区开始扩散时，杂质在带有较小发射极宽度的晶体管结构中的扩散程度小于在带有较大发射极宽度的晶体管结构中的扩散程度。一般，考虑到插塞效应，在制造过程中调节晶体管的热曲线(thermal history)，以优化带有较小发射极宽度的晶体管结构的发射极-基极结的深度。因此，在带有较大发射极宽度的晶体管结构中，发射极杂质因插塞效应更深地扩散，往往会引起发射极和集电极之间的击穿。为此，为了以高生产率稳定地制造晶体管，在电路中采用单一的固定的晶体管尺寸是重要的。
因此，本发明的目的是提供一种半导体集成电路器件，该器件容易设计，采用自对准结构，并具有单一的晶体管尺寸，被用作低噪声、高功率增益高频放大器。
根据本发明，提供一种半导体集成电路器件，该器件包括含多个晶体管的一个多级放大器，该多级放大器具有包括多个双极晶体管的第一级，每个双极晶体管具有单发射极结构，双极晶体管相互并联连接。
双极晶体管可有共同的集电极。
每个双极晶体管可包括具有由多晶硅构成的发射极电极和基极电极的自对准双极晶体管。
每个双极晶体管可具有长度范围从20到30μm和宽度范围从0.5到0.8μm的发射极。
根据本发明，还提供一种设计半导体集成电路器件的方法，该器件具有含多个晶体管的多级放大器，该方法包括构造含多个双极晶体管的多级放大器的第一级的步骤，每个双极晶体管具有单发射极结构，双极晶体管相互并联连接。
从本发明人所做的实验的结果发现，通过简单地将一个发射极尺寸的自对准双极晶体管相互并联连接，可简单地降低噪声水平而不引起增益的明显降低。利用本发明的上述构造，半导体集成电路器件提供了这种优势，并能够以降低的噪声水平放大输入信号。
附图的图3示出双极晶体管的总集电极电流IC(mA)和噪声系数NFmin(dB)之间的关系。附图的图4示出双极晶体管的集电极电流IC(mA)和正向传递增益|S21e|2之间的关系。图3和图4各画出了单个最小晶体管，两个并联连接晶体管和四个并联连接晶体管的关系曲线。在图3和图4的每一个中，类型A表示有0.8μm的发射极宽度和1.6μm的发射极长度的双极晶体管，类型B表示有0.8μm的发射极宽度和6.4μm的发射极长度的双极晶体管。与类型A和类型B相关的数字表示并联连接的晶体管数。
如从图3和4可看出的，随着并联连接的晶体管数的增加，噪声水平减小，并且正向传递增益增加。被比较的晶体管具有不同的总发射极面积。图3和4示出了晶体管类型B，它具有单发射极结构，其发射极面积与由四个并联连接的最小晶体管类型A构成的结构的发射极面积相同。如图4所示，这些结构之间的比较表明单发射极结构的正向传递增益稍好于由四个并联连接的最小晶体管类型A构成的结构的正向传递增益，但如图3所示，由四个并联连接的最小晶体管类型A构成的结构的噪声水平低于单发射极结构的噪声水平。由于正向传递增益被保持在至少为25dB的原有水平，因此低噪声放大器的晶体管之间的增益差别并不明显，但在降低噪声系数方面更有优势。
在多数集成电路中，放大器被设计成多级。在每一级中，放大器完成电压增益、电流增益或输入-输出阻抗变换功能。一般，为增大总的放大因数，广泛采用以级联的方式连接放大器。具体来说，是将具有不同噪声系数和功率增益的多个放大器级联连接。如果多级集成电路的第J级放大器增益为Gj，噪声系数为Fj，则多级集成电路的噪声功率之和F由下式表示：
F=F1+(F2-1)/G1+…+Fn-1/(G1(G2…Gn-1)
该公式被称为Friss公式。从上述公式可理解，如果第一级的增益G1足够高，则既使在第二级和后面各级的噪声系数较大时，它们也只有较小的影响。
因此，如果属于单发射极结构并且有相同发射极尺寸的第一级放大器的双极晶体管相互并联连接，则所得到的集成电路的功率增益特性和噪声特性最好。
本发明的上述和其它目的、特征和优点将从参照附图所做的下面描述中变得显而易见，这些附图示出了本发明的实例。
图1(a)到1(f)示出常规双极晶体管；
图2是示出图1(a)到1(f)所示常规双极晶体管的集电极电流和噪声系数及功率增益之间关系的示意图；
图3是示出自对准双极晶体管的集电极电流和噪声系数之间关系的示意图；
图4是示出自对准双极晶体管的集电极电流和正向传递增益之间关系的示意图；
图5(a)到5(c)示出用于根据本发明第一实施例的放大器中的晶体管；
图6(a)和6(b)是带有根据本发明的晶体管的放大器电路图；
图7(a)和7(b)是示出硅衬底上的放大器布局的示意图；
图8(a)到8(c)示出用于根据本发明第二实施例的放大器中的晶体管；
图9(a)和9(b)是示出噪声系数如何随晶体管发射极尺寸变化的曲线图；和
图10(a)和10(b)是示出功率增益与晶体管发射极尺寸的相关性的曲线图。
图5(a)到5(c)示出用于根据本发明第一实施例的放大器中的基本晶体管。具体来说，图5(a)是单发射极结构的基本晶体管的平面图，图5(b)是该基本晶体管的剖面图。
如图5(a)和5(b)所示，基本晶体管包括基极(B)扩散层1，集电极(C)扩散层2，基极多晶硅区3，发射极(E)多晶硅区4，基极多晶硅区3上的接点5，发射极多晶硅区4上的接点6，集电极扩散层2上的接点7,p+掩埋层8,p阱9,Si衬底10，器件隔离绝缘膜15，和层间绝缘膜16。该晶体管属于带有由多晶硅或类似物质构成的基区的所谓自对准结构。为隔离双极晶体管器件提供p+掩埋层8和p阱9，并将它们设置成包围双极晶体管。
图5(c)是示出三个并联连接的晶体管的示意图，每个晶体管作为图5(a)和5(b)中所示基本晶体管，具有相同的尺寸。通过铝互连线17将三个并联连接的晶体管的基极、发射极和集电极相互连接。
图6(a)是包含根据本发明的晶体管的放大器电路图。该放大器包括两级发射极接地放大器和发射极跟随缓冲器。将从信号源施加到输入端IN上的输入信号提供给电容C1，该电容C1使来自输入信号的DC分量截止。然后输入信号被提供给包括由晶体管Q1、Q2构成的放大器。电阻R1-R6用来给晶体管Q1、Q2提供自偏置，而电容C1、C2起防止放大因数降低的作用，用于高频补偿。发射极跟随缓冲器包括晶体管Q3和电阻R7，用于为下一级电路的工作保证足够的电流。在图6(a)中晶体管Q1被作为单个晶体管示出，但实际上该晶体管Q1包括三个相互并联的晶体管Q，如图6(b)所示，晶体管Q与晶体管Q2、Q3有相同的结构和尺寸。如果晶体管Q2与晶体管Q1为相同结构，则该放大器的噪声系数将增加。因此，只有放大器的第一级包括并联连接的晶体管。
图7(a)和7(b)示出硅衬底上的放大器布局。具体地说，图7(a)说明晶体管Q1-Q3，电阻R1-R7和电容C1-C4的布局。该两级放大器的晶体管和电容被表示为用虚线包围，并且相互并联连接，构成该放大器。
图7(b)说明各元件连接的方式。从图7(b)可看出，由于电容占据了比晶体管大得多的面积，因此任何由两级放大器的并联连接的晶体管带来的面积的增加几乎不成为问题。
图8(a)到8(c)示出用于根据本发明第二实施例的放大器中的晶体管。
如图8(a)到8(c)所示，在衬底上有共同的集电极的两个晶体管被用作基本元件。这些相互并联的晶体管被用于放大器的第一级。与图5(a)到5(c)中所示晶体管的部分相同的晶体管各个部分用同一参考数字表示，在下面将不作详细描述。
利用根据第二实施例的构造，被晶体管占据的面积减小，而并联连接的晶体管数量增加。
为实现上述优点，限制所用晶体管发射极的尺寸。图9(a)和9(b)示出噪声系数如何随晶体管发射极尺寸变化。具体地说，图9(a)示出噪声系数和集电极电流之间关系与发射极长度的相关性，图9(b)示出噪声系数和集电极电流之间关系与发射极宽度的相关性。在图9(a)和9(b)中，当发射极长度和发射极宽度增大时，虚线参考曲线移动到实线曲线，而当发射极长度和发射极宽度减小时，虚线参考曲线移动到点划线曲线。这些曲线的移动对应于基极电阻和集电极-基极和基极-发射极寄生电容的变化。因此，发射极长度与功率增益和噪声系数有折衷关系。
图10(a)和10(b)示出功率增益与晶体管发射极尺寸的相关性。具体地说，图10(a)示出功率增益与发射极长度的相关性，10(b)示出功率增益与发射极宽度的相关性。对图10(a)的研究表明当发射极长度增加时，功率增益增加，但在某一发射极长度功率增益开始下降。这是因为当发射极长度增加时，晶体管的总尺寸增加，使寄生电容的增加超过基极电阻的下降。如从图10(b)可看出的，当发射极宽度增加时，功率增益连续下降。这是因为当发射极宽度增加时，寄生电容和基极电阻也增加。
因此，为降低噪声系数和增加功率增益，发射极长度的确定依赖于要设定的集电极电流值。虽然发射极宽度最好尽可能小，但对它的确定依赖于发射极的插塞效应。根据本发明人所做的实验，最适宜的实际发射极尺寸就发射极长度而言是20-30μm，就发射极宽度而言是0.5-0.8μm。但是，这些值随双极晶体管的布局而改变，因为它们是根据寄生电容和寄生电阻之间的平衡确定的。
根据本发明的半导体集成电路器件提供下列优点：
由于只有一种基本晶体管，该半导体集成电路器件容易设计。
因为不需要在各自的电路中使用单发射极和多发射极晶体管的工艺，可在短时间内设计电路。
尽管具体描述了本发明的优选实施例，但这种描述只是用于说明的目的，应该理解可在不脱离下面权利要求的实质和范围的情况下对其做出变化和改型。