金属氧化物半导体器件及其制造方法 本发明涉及应用于栅极的硅化作用(Silicidation)的MOS(金属氧化物半导体)半导体器件，及其制造方法。
近来，在MOS晶体管的制造中，栅长度随着集成电路的小型化和高密度而减小。目前，该尺寸要求为四分之一微米(0.25μm)或更小。另一方面，使用用于把耐熔金属，例如Ti或Co连接到栅极的硅化作用以减小栅极的电阻。
但是，较小栅长度减弱了利用硅化物减小电阻的效果，并改变了同一晶片上栅极的电阻值。
图7A和7B分别表示在对常规栅极施加硅化物之前和之后的MOS晶体管的截面图。为了描述的简便，硅衬底中的扩散层等没有表示。
在图7A中，经过栅绝缘膜2在硅衬底1上形成多晶硅栅极3。分别在栅极的上部和侧壁上形成耐熔金属11和侧壁8。
图7B表示在图7A所示整个衬底退火后的MOS晶体管的截面图。在图7B中，栅极3的多晶硅在退火过程中与耐熔金属11反应，以硅化耐熔金属11，形成硅化物12。硅化物12和栅极3构成硅化物栅极。
在硅化作用过程中，耐熔金属11被吸收在栅极3中，这样硅化物12在其中心附近成凹形(桥接形)。
这个现象对小栅长度特别显著，并增加了栅极电阻。通过减小栅长度而引起的栅极电阻的增加一般称为细线的效应(thin wire effect)。
硅化物12的凹形在同一晶片的栅极之间改变，从而使栅极之间的电阻值改变。
如上所述，在常规MOS晶体管中，当减小栅长度和采用硅化作用时，细线效应增加了栅极的电阻，电阻值在相同晶片上的栅极之间变化。
本发明地目的是提供防止栅极的电阻增加和电阻值变化的MOS半导体器件，及其制造方法。
为实现上述目的，根据本发明，所提供的MOS半导体器件包括：形成在硅衬底上的栅绝缘膜，形成在栅绝缘膜上的第一栅电极，形成在第一栅极上以防止第一栅极硅化的阻挡层(Stopperlayer)，和形成并硅化在阻挡层上的第二栅极。
图1A和1B是表示根据本发明实施例的MOS晶体管的截面图；
图2A-2L分别是表示制造图1A和1B中所示MOS晶体管的步骤的截面图；
图3是表示在形成阻挡层时N-ch栅长度和面(sheet)电阻之间的关系的电线；
图4是表示在没有形成阻挡层时N-ch栅长度和面电阻之间关系的曲线；
图5是表示在形成阻挡层时P-ch栅长度和面电阻之间关系的曲线；
图6是表示在没有形成阻挡层时P-ch栅长度和面电阻之间关系的曲线；和
图7A和7B是表示常规MOS晶体管的截面图。
下面参照附图详细说明本发明。
图1A和1B分别表示根据本发明实施例的MOS晶体管的截面图。为了描述的简便，硅衬底中的扩散层等没有表示。
在图1A中，在硅衬底101上形成栅绝缘膜102，在栅绝缘膜102上形成第一栅极层103。在第一栅极层103上依次形成阻挡层104、第二栅极层105、和耐熔金属层111。在第一栅极层103的侧壁上形成侧壁108，用于形成LDD(轻掺杂漏)结构。
硅衬底101对于N沟道晶体管来说是P型的，对于P沟道晶体管来说是N型的。栅绝缘膜102和侧壁108是由例如硅氧化膜的绝缘膜形成。第一和第二栅极层103和105是由下面任何一种制成：多晶硅、非晶硅、磷掺杂多晶硅、和磷掺杂非晶硅。
阻挡层104是由厚度为约1nm的例如氧化膜或氮化膜的绝缘膜制成。耐熔金属111是钛、钴、铂和钼中的任一种。
根据本发明的特征，栅极形成为第一和第二栅极层103和105，约1nm厚的阻挡层104形成在两栅极103和105之间。
具体地讲，在图1A状态下的退火过程中，耐熔金属111与第二栅极层105反应，从而形成硅化物112。耐熔金属111与第二栅极层105的反应在阻挡层104处停止，并且没有发展到下面的第一栅极层103。因此，硅化物112没有凹陷，不象常规MOS晶体管那样。
下面参照图2A-2L描述制造MOS半导体器件的方法。
如图2A所示，在硅衬底101的主要表面上形成由硅氧化物制成的栅绝缘膜102。如图2B所示，利用CVD(化学汽相淀积)等方法在栅绝缘膜102上形成由Si制成的第一栅极层103。
此时，第一栅极层103，作为硅，是由多晶硅、非晶硅、磷掺杂多晶硅、和磷掺杂非晶硅中的任一种制成。例如，当第一栅极层103由以1×1019到5×1019原子/cm3(最佳浓度为3×1019原子/cm3)的磷浓度的磷掺杂非晶硅制成时，厚度设置为100-150nm。
如图2C所示，在第一栅极层103上形成由氧化膜或氮化膜制成的阻挡层104。为了在第二栅极层105(后面将描述)和第一栅极层103之间产生隧道电流(tunnel current)，阻挡层104具有的厚度应不使第一和第二栅极层103和105电绝缘。因此，阻挡层104的厚度最好设置为约1nm。
阻挡层104能以各种方式形成。例如，停止第一栅极层103的生长，然后输送O2，从而形成比天然的氧化膜薄的氧化膜。
为形成第二栅极层105，利用CVD方法在阻挡层104上淀积Si。淀积的Si是多晶硅、非晶硅、磷掺杂多晶硅、和磷掺杂非晶硅中的任一种。例如，第二栅极层105是由以1×1019到5×1019原子/cm3(最佳浓度为3×1019原子/cm3)的磷浓度的磷掺杂非晶硅制成时，厚度设置为50到10nm。
如果第二栅极层太薄，则与耐熔金属11反应的硅比较短，耐熔金属不能被充分硅化，并且电阻增加。如果第二栅极105层太厚，则阻挡层104不能正常起作用，并且不能抑制由硅化作用引起的下凹。为此，第二栅极层105必须具有足以适合与耐熔金属111反应的厚度。当形成30nm厚的钛作为耐熔金属111并在700℃退火30秒时，希望阻挡层104形成为距离栅极层105的表面约70nm的深度。
在形成阻挡层104时，图2A-2C中的步骤最好在相同生长装置中进行。
如图2D所示，通过腐蚀第二栅极层105、阻挡层104和第一栅极层103，保留所希望的栅极长度，要暴露栅绝缘膜102。如图2E中所示，使用第二栅极层105作为图形，通过自对准离子注入在硅衬底101中形成轻掺杂层106和107。在整个硅衬底101上，即在第二栅极层105和栅绝缘膜102上淀积作为侧壁材料的氧化膜118。
如图2G所示，通过各向异性腐蚀氧化膜118，直到第二栅极层108的表面暴露为止，从而形成侧壁108。同时，在硅衬底101的源和漏区中的栅绝缘膜102也被腐蚀掉了。
如图2H所示，用第二栅极层105和侧壁108作图形，再次利用自对准离子注入形成重掺杂层109和110，由此完成LDD结构。
如图2I所示，通过在包括第二栅极层105和侧壁108的衬底101上溅射的方法淀积耐熔金属111。作为耐熔金属111的材料，可以使用钛、钴、铂和钼中的任一种。例如，在耐熔金属111是钛或钴时，厚度设置为30nm。
整个衬底101用灯退火，以引起硅衬底101和第二栅极层105互相反应，由此形成硅化物扩散层113和硅化物112，如图2J所示。此退火是在，例如700℃进行30秒钟。
在耐熔金属111与硅反应之后，侧壁108上的耐熔金属111被湿腐蚀掉，如图2K所示。
如图2L所示，通过在整个硅衬底101上，即在硅化物扩散层113、硅化物112和侧壁108上淀积氧化膜等，从而形成层间绝缘层114。之后，在层间绝缘层114的任意部分中形成接触孔，互连连接到重掺杂层109和110(源和漏区)和硅化物112(栅极)，由此完成MOS半导体器件。
下面说明本发明和常规MOS半导体器件之间的实验结果，以表示本发明的效果。
图3和4分别表示在存在和不存在阻挡层104时N-ch栅长度和面电阻之间的关系。与图4(没有形成阻挡层)相比，图3(形成阻挡层)中的晶片的平面电阻值的变化在小栅长度区域内是小的，并且抑制了电阻的增长。
图5和6分别表示在存在和不存在阻挡层104时P-ch栅长度和面电阻之间的关系。与图6(没有形成阻挡层)相比，图5(形成阻挡层)中晶片的平面电阻值的变化在小栅长度区域内是小的，并且抑制了电阻的增长。
从这些结果明显看出，在栅长度在N-ch和P-ch栅中部减小时，本发明是有效的。
如上所述，根据本发明，由于在栅极中形成用于阻止硅化作用的阻挡层，耐熔金属与栅极的反应可以可靠地被阻挡层阻止。结果，硅化物栅极的中心不下凹。甚至对于小栅长度，栅极的电阻率也没有增长，而且电阻率值也没有改变。没有下凹可以允许栅极的垂直微图形化。