数字通信中的段同步检测方法 本发明涉及一种数字通信中的段同步检测方法。
数字通信中常在发送信息数字序列中周期性地加入特定的序列(称之为段同步序列)，在接收端从基带信号中检测这些段同步序列，并利用其中的信息实现符号时钟的同步和段同步，这是正确恢复发送信息的前提条件。如在美国高清晰度电视(HDTV)的大联盟方案中段同步序列的符号为(+5,-5,-5,+5)，并且以832为周期重复出现。因为在信息序列中也可能出现与段同步一样的序列，所以当检测到符合要求的符号图案时，还必须检查它是否是以段为周期重复出现。
在传统的方法中，采用：(1)设置一个长度为段长度，宽度为A/D采样比特数的先进先出存储器(FIFO)，这样就至少需要段长度乘A/D比特数个存储单元，消耗资源太多。在大联盟方案中需要832*8=6656Bit。(2)先判断接收到的符号序列是否为段同步，再将判断结果“1”或“0”存入先进先出存储器(FIFO)，这样只需要段长度个存储单元，但一般段长度较大，所以也比较消耗资源。在大联盟方案中需要832Bit。
为克服上述的缺点，本发明的目的是提供一种在保证很高的检测正确率下，能最大程度的节省资源地数字通信中的段同步检测方法。
根据本发明的目的，一种数字通信中的段同步检测方法，采用级联缓冲池代替通常所用的先进先出存储器(FIFO)，该方法包括步骤为：
每接收一个符号，将计数器加一，同时判断是否接收到一个段同步，并将计数值与缓冲池第一级中的计数值比较：
a：没收到段同步且比较不相等，则不做任何操作；
b：收到一个段同步且比较不相等，则将计数值存储到缓冲池中的段同步队列的队尾，并将对应的标识位置1；
c：没检测到段同步但比较相等，表明缓冲池中的段同步队列的队首为假的段同步，只要将队列向前移位一次即可；
d：检测到段同步且比较相等，则表明段同步间隔了段长度重复出现，就可以采用置信度计数器进行前向保护，直到确信找到段同步。
该方法具体采用：设置一个计数器，它的宽度为计数宽度(为满足2计数宽度≥段长度的最小整数)，该计数器以符号时钟为计数脉冲进行计数(0-段长度-1)，当检测到一个可能的段同步时将其对应的计数器的值记录下来。
设置一个级数为K(K根据段的长度和段同步检测时的误差允许门限而定)的级连缓冲池，每级缓冲单元宽度为计数器的宽度加一，其中最后一位作为标识位(Flag)用来标识该计数值是否对应一个可能的段同步，其它位存储符号计数器的计数值(段计数)。
本发明与现有技术相比较，具有下列优点：
由于一个符号序列为段同步的概率很小，所以-段符号序列中的段同步(包括真的和假的)的个数并不多，那么只要把这些段同步的位置信息记录下来，功能上就可以完全代替先进先出存储器(FIFO)。因此这种方法能保证很高的检测正确率，并能最大程度节省资源。
本发明的上述目的和其它优点在参照附图对优选实施例的详细描述中将变得更为清楚，其中：
图1是本发明采用的缓冲池结构示意图；
图2是本发明的段同步检测方法的流程图；
参照图1，图1为缓冲池的结构图。为实现本发明段同步检测，设置一个计数器，它的宽度为计数宽度(计数宽度为满足2计数宽度≥段长度-1)，该计数器以符号时针为计数脉冲进行计数(0-段长度-1)，当检测到一个可能的段同步时，将其对应的计数值记录下来。设置一个级数为K(K根据段的长度和段同步检测时的误差允许门限而定)的级连缓冲池。每个级缓冲单元宽度为计数器的宽度加一，其中最后一位作为标识位(Flag)用来标识该计数值是否对应一个可能的段同步，其它位存储的符号计数器的计数值。
在一个段内出现m个伪段同步(真正的段同步另计)的概率为Cxm*(1-p)x-m*(p)m---*]]>
其中x为段长度，P为段同步的检测概率，上式假设段同步在每一个符号都有可能出现，如不这样则，一段内出现m个伪段同步的概率会更小，更有利于段同步的检测。这样只要根据(*)式取合适的K值，就可以使一个段内出现等于或多于K个伪段同步的概率很小，即检测出错概率很小，再只要保证出错后能自动恢复，那么在功能上本发明就能完全代替使用先进先出存储器(FIFO)的系统，但它只要K乘以计数器宽度(K*计数宽度)个存储单元。
将本发明的段同步检测方法结合HDTV大联盟方案予以说明。由于在HDTV的大联盟方案中段同步的符号为(+5,-5,-5,+5)，并且以832为周期重复出现。设置一个长度为K(K为约为10)的级连缓冲池。每级缓冲单元宽度为11，其中前10位存储符号计数器的计数值，最后一位作为标识位(Flag)用来标识该计数值是否对应一个可能的段同步。设一个符号判为段同步的+5的概率为p，判为-5的概率为q，则连续的四个符号判为段同步的概率为p2q2。段同步的后续(-5,-5,+5,x)、(-5,+5,x,x)肯定不会是段同步，为简化计算认为伪段同步的出现完全是独立等概率的，则可能出现假段同步头的位置只有826个。
在一个段内出现m个伪段同步(真正的段同步另计)的概率为C826m*(1-p2q2)826-m*(p2q2)m---**]]>
段同步的第1和第4个采样随着相位差变化很小，第2和第3个采样随相位差变化很大，所以可以将判断为+5的误差门限设得小一些，而将判断为-5的误差门限设的大一些。考虑到+5受伪随机数据的干扰大一些，可设置+5的门限为(3.0～6.1)，-5的门限为(-2.1～-7.3)。则相邻的四个符号判为段同步的概率约为0.00396。K不妨取10，这样只用了110Bit的存储单元。在还没有找到段同步，并且两个段同步之间伪段同步多于9个时，就可能丢失一个真正的段同步，利用(**)式可以计算出其概率小于0.002。在找到段同步之后伪段同步对性能更是毫无影响。两个伪段同步恰好相距832个符号的概率为1.57*10-5，即使发生这样的错误也能很快的从中恢复。当判断的误差门限取得再小一些时(实际上数据对位同步的影响也会减小)伪段同步出现的概率迅速下降，出错概率也就迅速下降。如果对可能为段同步的四个符号的绝对值之和再进行一次判断，伪段同步出现的概率大大下降，此时可以取更小的K值，也就更省资源。如果误差门限不变，加大K值也能使出错概率迅速下降。缓冲池在硬件实现时可采用带使能的D触发器，其具体结构如图1所示。
缓冲池的工作过程如下：当符号序列经判断可能是段同步时(Sync=1)，使能第K级(即最后一级)，将当前计数值(段计数值，简记为Sc)存入第K级缓冲单元的Sc[K]，并将其标识位Flag[K]置为“1”。
各级的使能Enable[1]=！Flag[1]&Flag[2]Enable[i]=！Flag[i]&Flag[i+1]#！Flag[i-1]&Flag[i](i为2到k-1)Enable[k]=Sync#！Flag[k-1]&Flag[k]各级的标识位Flag[i]=！Flag[i]&Flag[i+1] (i为1到k-1)Flag[k]=Sync(Sync为检测到段同步指示)
这样如果第i级的标识为“1”，而第i-1级的标识位为“0”，则在时钟的作用下将第i级移到第i-1的标识位为“0”。这样位于级连缓冲池末尾的段同步在符号时钟的作用下一步一步向前移，直到段同步队列的末尾。
参照图1，说明图2的根据本发明的段同步检测方法的流程图如下，其步骤包括：
步骤1：每接收每一符号，将计数器加一；
在步骤2中，判断是否接收到一个段同步，并将计数值与缓冲池第一级中的计数值比较：A：符号计数器不等于Sc[1]并且没找到段同步，不进行任何操作。B：符号计数器不等于Sc[1]，但找到段同步，则将计数器值存储到缓冲池中的Sc[K]中，并将Flag[K]置1。这一记录将在时钟的作用下逐步移到段同步队列的队尾。即步骤3。C：符号计数器等于Sc[1]，但并没有找到段同步，则将Flag[1]清成“0”，在接下去的几个时钟内，段同步队列将逐个向前移动。即步骤4。D：符号计数器等于Sc[1]并且找到段同步，则认为已经找到了真正的段同步，就可以采用置信度计数器进行向前保护，直到确信找到段同步。即步骤5。
经比较以后，进到步骤6，在该步骤中检查缓冲池中的所有缓冲单元，如存在某一级，它的标识为1而它的前一级的标识位为0，则将缓冲单元移到前一级并将原位置的标识位清为零，返回步骤1。