PN码发生装置及移动无线通信系统 本发明涉及进行间歇接收的移动通信系统、例如CDMA(码分多址，Code Division Multiple Access)方式的通信系统的移动机能够使用的PN码发生装置及移动无线通信系统。
近年来，在数字式移动通信领域采用CDMA制式的移动通信引人注目，在美国TIA(通信工业协会)对CDMA制式的移动通信系统进行标准化，将其归纳于“用于双模式宽带扩展频谱数字蜂窝网系统的移动站-基站兼容性标准，Mobile Station-Base Station Compatibility Standard for Dual Mode Wideband Spectrum Digital Cellular System”(IS-95-A)等。
CDMA制式中，发送数据在每一通道以不同的扩展码扩展频谱。例如在IS-95-A中，作为扩展频谱使用的扩展码有15级(周期约26毫秒)的短PN码和42级(周期约41日)的长PN码。而长PN码也使用于下行线通路的扰频、功率控制位的插入位置指定。
图1是已有的PN码发生装置的概略结构图。示出42级PN码的情况作为例子。PN码发生部100具备由41个EX-OR(“异”门电路)101、42个1单元延迟元件102、42个本原多项式系数103与42个乘法器104构成的反馈移位寄存器。
这样的PN码发生装置中，所有的1单元延迟元件102初始值设定得不同时为0，每次输入移位时钟105时，一边考虑最后一级的值的反馈，一边将1单元延迟元件102的值移位。取出任意1单元延迟元件的输出，则可得到PN码。
在CDMA制式的移动通信系统地情况下，移动机在与基站取得同步的过程中，以某系统定时设定1单位延迟元件102的初始值，此后，将用于CDMA扩展的码片速率时钟作为移位时钟产生PN码。
移动通信系统的移动机在待机时，按与基站商定的特定周期对本机有没有呼人进行一次监控接收。把这称为间歇接收，在不进行接收的期间尽量关断测量下一次监控接收的时间的定时器以外的电路，以减少电力消耗。
但是已有的PN码发生装置中，具有比间歇接收周期长得多的周期的长PN码即使在不接收时也必须保持码型同步，因此存在着不能关断装置，不能够减少电力消耗的问题。
本发明鉴于上述实际情况而作，目的在于提供在不接收长PN码的几乎所有的时间关断也能够保持码型同步，能够谋求减少电力消耗的PN码发生装置及方法。
本发明的第1种状态是采用具备使用本原多项式G(x)，发生规定级数的码，使各级的码内容向后级移位的PN码发生部，以及从某一时刻的所述PN码发生部的码状态，以i为移动次数，根据ximodG(x)求出移位规定次数时的所述PN码发生部的码状态的状态设定部的结构。
相对于PN码发生部从关断到下一次接通的期间工作着的情况下的移动次数i求出或预先求出ximodG(x)，接着如果使用ximodG(x)求PN码发生部接通时的状态，则可以从关断前瞬间PN码发生部的状态(1单元延迟元件的内容)以次数等于PN码级数的移位(在所举的例子中为42次移位)求出接通后瞬间的PN码发生部的状态(1单元延迟元件的内容)。因而，不接收时可以计算PN码发生装置关断，在下一次监控接收的定时之前片刻接通，PN码发生装置的监控接收开始时的状态，借助于此，可以在几乎全部不接收的时间关断PN码发生装置，能减少电流消耗。
本发明的第2种状态具备取得与到下一次再度起动PN码发生部为止的期间相当的移位次数i，计算ximodG(x)的掩码(mask)计算部。只将移位次数i提供给掩码计算部，就能以比移位次数i充分小的移位次数使PN码发生部处于保持同步的码状态。
本发明的第3种状态具备以对预先选择的几个移位次数i求得的ximodG(x)作为掩码值记录的掩码表、以T表示计算求出的PN码发生部的状态的最短时间，根据n值从所述掩码表读出求n×T(n为整数)时间后的PN码发生部的状态用的掩码值的掩码设定指示部。
只用次数等于PN码的级数的整数倍的移位就可以从某一时刻的PN码发生部的状态求出移位规定次数时的PN码发生部的状态。
图1是已有的PN码发生装置的概略图。
图2是实现一般性的除法电路的反馈移位寄存器的结构图。
图3是部分变更图2的除法电路功能的反馈移位寄存器的结构图。
图4求多项式M(x)x2的余项的反馈移位寄存器的结构图。
图5表示PN码发生器的结构与从某一时刻起的状态变化。
图6是以余项为基础构成的PN码发生器的结构图。
图7是实施形态1的PN码发生装置的概略结构图。
图8是实施形态1的PN码发生装置的状态计算的流程图。
图9是实施形态2的PN码发生装置的概略结构图。
图10A与图10B是实施形态2的PN码发生装置的状态计算的流程图。
在对本发明的实施形态进行具体说明之前，先对“从某一时刻的PN码发生装置的状态，求移位规定次数时的PN码发生装置的状态”用的计算原理进行说明。
首先考虑循环码。循环码(n、k)(n为码的长度，k为信息位长)在取以信息位为系数的多项式为M(x),(k-1)次，取生成多项式为G(x),(n-k)次时，以G(x)除M(x)xn-k求余式即可，以计算时表示如式(1)。
M(x)xn-k=Q(x)G(x)+R(x) ……(1)其中R(x),(n-k-1)次是提供冗余位的剩余多项式。将式(1)变形为
M(x)xn-k-R(x)=Q(x)G(x) ……(2)则M(x)xn-k-R(x)成为能够被G(x)除尽的码字。
以G(x)=xm+gm-1xm-1+…+g1x+g0(m=n-k)为依据的除法电路通常以图2所示的反馈移位寄存器电路实现。
为了以图2的电路求式(1)的R(x)，从M(x)的高次系数起从左侧的输入端依序输入k位，接着输入(n-k)位0，则在反馈寄存器的m个延迟元件中能够求得与R(x)的系数相当的余式。这里所谓输入(n-k)位0正是从M(x)xn-k的高次系数输入n位时的低次的(n-k)位。
但是，以图2的结构输入(n-k)位0的操作是不言自明的，因此如图3所示变更结构。以这种结构，只要从M(x)的高次系数依序输入k位，就能够在反馈移位寄存器的m个延迟元件中求出与R(x)的系数相当的余式。这种结构相当于将被除多项式系数的输入位置安排在从生成多项式的最低次到最高次，以此使xn-k自动相乘。通常使用具有图3所示结构的反馈移位寄存器计算循环码。
图3是求多项式M(x)xn-k的余式的电路。应用这种性质，则求例如多项式M(x)x2的余式的电路为图4所示的电路。也就是说，在求多项式M(x)xi(i≤m)的余式的情况下，只要向与反馈移位寄存器的i次相当的EX-OR(“异”门电路)输入即可。又由于是线性运算，在求多项式M(x)(xi+xj)(i！=j、i,j≤m)的余式的情况下，也具有只要向与反馈移位寄存器的i次及j次相当的EX-OR(“异”门电路)分别同时输入即可的性质。
下面考虑求i＞m时M(x)xi的余式的情况。
将式(1)的n-k置换为i，则变成式(3)，
M(x)xi=Q(x)G(x)+R(x) ……(3)式(3)也能以式(4)的形式表达：
R(x)=M(x)ximod G(x) ……(4)根据余式计算的性质，式(4)化为
R(x)=M(x)(ximod G(x))mod G(x) ……(5)
R(x)=M(x)S(x)modG(x) ……(6)其中S(x)=ximod G(x),S(x)变成m-1次以下的多项式。因此，按照S(x)的系数为1的次数，同时从M(x)的高次系数起依序向反馈寄存器(除法电路)的各ER-OR输入k位，则即使是M(x)xi(i＞m)的情况也能够求出余式。
“从某一时刻的PN发生器的状态(移位寄存器的内容)，不移位规定次数求该规定次数移位时的PN发生器的状态”的技术课题，可以应用上述原理解决
以G(x)(m次)表示PN发生器的本原(生成)多项式，以M(x)(m次)表示某一时刻的PN发生器的状态。PN发生器通常是从图2的结构去掉被除多项式的结构，但是从方便的角度考虑具有该输入的PN发生器。在图2中，首先各移位寄存器的内容被清零。从该状态，从M(x)的高次系数起从左侧的输入依序输入m位，输入一结束，即成为某一时刻的PN发生器的状态。想要求的是从这一状态移位规定次数(i次)时的状态，因此如果继续从左侧的输入依序输入i位的0，则与通常的PN发生器的操作等效。如果将这一操作看作除法运算，则无非是求M(x)xi的余式。因此，求xi modG(x)，只按照其系数为1的次数，同时从M(x)的高次系数起依序向反馈寄存器(除法电路)的各ER-OR输入m位，就能够求得i次移位时的状态(余式)。
因而，如果预先求得ximod G(x)，则在i＞＞m时可以只用m次的移位求出i次移位时的状态，虽然在除法运算电路多少有些增加，但是在使用CMOS电路实现的情况下门的开/关次数可以大幅度减少。以上是本发明的基本原理。
下面使用3次的本原多项式G(x)=x3+x+1作为具体例示。
G(x)能够发生23-1周期的PN码。图5表示PN发生器的结构和从某一时刻t的状态逐次移位1位时的状态变化。从某一时刻t的状态以前面说明的原理为依据求5次移位之后的状态。
首先求x5modG(x)。x3+x+1x2+1x5]]>x5+x3+x2x3+x2]]>x3+x+1x2+x+1]]>余式以求得的余式为基础取图6所示的结构，并以1、0、0的顺序输入。可知图6的最后的状态与图5的t+5的状态相同。
这样，可以“从某一时刻的PN发生器的状态(移位寄存器的内容)，不移位规定次数求该规定次数移位时的PN发生器的状态”。
下面参照附图对本发明的实施形态进行具体说明。
实施形态1
图7是本发明实施形态1的PN码发生装置的大概结构图。实施形态1的PN码发生装置具备发生42级的长PN码的PN码发生部100、对PN码发生部100的延迟元件的内容进行并行/串行变换的并行/串行变换部200、保持掩码值的掩码保持部300、对掩码保持部300保持的掩码值进行计算的计算部400，以及计算掩码保持部300的输出与并行/串行变换部200的输出的逻辑积的逻辑积块500。
PN码发生部100有42个“异”门(EX-OR)101-1～101-42串联连接，42个1单元延迟元件102-1～102-42串联插入于各个EX-OR101-1～101-42的输出级。又，与EX-OR101-1～101-42对应地设置42个乘法器103-1～103-42。各乘法器103-1～103-42将本原多项式系数g0～g41与末级的1单元延迟元件102-42的的输出相乘，向分别对应的EX-OR101-1-101-42输出乘积。由42个EX-OR101-1～101-42、42个1单元延迟元件102-1～102-42与乘以42个本原多项式系数的42个乘法器103-1～103-42构成反馈移位寄存器。进行初始值设定，使1单位延迟元件102-1～102-42不同时全部为0，在每一次输入移位时钟104时，一边考虑末级的值的反馈，一边将1单元延迟元件的值移位。如果取出任何1单元延迟元件的输出，就能够得到PN码。
并行/串行变换部200由串联连接的42个锁存部201-1～201-42构成。锁存部201-1-201-42分别锁存对应的1单位延迟元件102-1～102-42的内容，并将锁存的内容与移位时钟202同步地传送到相邻的后级锁存部。也就是说，并行/串行变换部200是锁存从PN码发生部100并行输入的42级PN码，并作为移位寄存器进行串行输出的。
掩码保持部300由与PN码发生部100的各EX-OR101-1-101-42对应排列的42个锁存部301-1～301-42构成。锁存部301-1～301-42能够锁存掩码计算部400计算出的掩码值。
掩码计算部400为了根据某一时刻的PN码发生部100的状态(1单元延迟元件102的内容)计算规定时间后的PN码发生部100的状态(1单元延迟元件102的内容)，求在规定时间本来必须将PN码发生部100移位的移位次数，将该移位次数记作式(6)的ximodG(x)中的i，求S(x)=ximodG(x)。这里所求的S(x)就是能够用掩码计算部400求出的掩码值。
逻辑积块500由分别配置于掩码保持部300的各锁存部301-1～301-42与PN码发生部100的各EX-OR101-1～101-42之间的42个“与”门501-1～501-42构成。
下面参照图8的流程图对具有如上所述结构的PN码发生装置的动作加以说明。
现在，在PN码发生部100正在发生通常的PN码(S201)。一旦判定应该关断PN码发生部的规定条件成立(S202)，就把PN码发生部100的各1单元延迟元件102-1～102-42的内容分别锁存于对应的锁存部201-1～201-42，同时使内装的定时器开始动作(S203)。然後，除定时器外，停止PN码发生器的工作(S204)。
接着，如果定时器定时已到(S205)，就开始准备接收(S206)。在这里，作为定时已到的时刻，定时器上预先将掩码计算机400计算掩码值，对PN码发生部100移位完成为止的时间进行估计的时间设定在接着进行监控接收的时刻之前片刻。
一旦开始准备接收，首先求从上次将PN码发生部100的内容锁存在锁存部201-1～201-42起到从新起动PN码发生部100为止的时间(S207)。接着求与到该从新起动为止的的时间相当的PN码发生部100的移位次数，求得的移位次数以i表示(S208)。然後在掩码计算部400计算ximodG(x)，求掩码值(S209)。
掩码值计算部400计算求得的掩码值保持于掩码保持部300的各锁存部301-1～301-42(S210)。接着，将PN码发生部100的1单元延迟元件102-1～102-42清零(S211)。
将对作为前面的PN码发生部100的状态的1单元延迟元件102-1～102-42的内容进行锁存的并行/串行变换部200的锁存部201-1～201-42当作移位寄存器使用，输入相同的PN码级数份额的时钟(在本例中为42个时钟)作为移位时钟202及向PN码发生部100输入的移位时钟104，求作为目的的PN码发生部100的状态(S212)。
如果PN码发生部100的状态是移位规定次数(i)时的状态，则从与移位次数=i对应的所希望的时间起输入移位时钟104，在PN码发生部100使PN码的发生开始(S213)。
这样，能够从某一时刻的PN发生器的状态(移位寄存器的内容)，不移位规定次数，而以较少的移位数计算移位该规定次数时的PN发生器的状态，因而在间歇接收的非接收时间，能够关断PN码发生部。
例如在IS-95-A的CDMA制式移动通信系统中，最小的间歇接收周期是1.28秒，使用的移位时钟是1.2288MHz。假定1.28秒中的80毫秒进行监控接收，则约1.20秒为非接收时间，与该时间相当的移位次数是1,474,560次。
通过使用上述实施形态，不再使PN码发生部持续运作1,474,560次，而代之以能在再度开始之前片刻能够使其移位42次以计算下一状态，PN码发生部不必进行1,474,560-42次移位的运作。
而且在上述实施形态1中，在步骤S206虽然求到从新开始为止的时间，但是由于间歇接收时间为已知，到再度开始为止的时间里的次数可以事先知道。在这样能够直接取得移位次数的情况下，不必一定要求出时间。
实施形态2
实施形态2以保持几个预先计算出的掩码值的掩码表601和选择使用表内的哪一个掩码值的掩码设定指示部602构成的掩码值生成部600取代实施形态1的掩码计算部400构成。
图9是实施形态2的PN码发生装置的概略结构图。与上述实施形态1相同的部分使用相同的符号。也就是说，在图9中100与原来一样表示PN码发生部，由42个EX-OR101-1～101-42、42个1单元延迟元件102-1～102-42与乘以42个本原多项式系数g0～g41的42个乘法器103-1～103-42构成反馈移位寄存器。200是并行/串行变换部，由分别锁存PN码发生部100的1单元延迟元件102-1～102-42的各内容的42个锁存部201-1～201-42构成。300为掩码保持部，500为逻辑积块。
在掩码表601上预先计算并登记着例如2i×T(i大于0)期间用的掩码值，T为计算求得的PN码发生部100的状态的最小持续时间。
掩码设定指示部602为了根据某一时刻的PN码发生部100的状态(1单元延迟元件102的内容)计算n×T(n为整数)时间后的PN码发生部100的状态(1单元延迟元件102的内容)，以n的值为依据控制从掩码表601读出的掩码值。
下面用图10的流程图对具有如上所述结构的PN码发生装置的操作进行说明。
现在，在PN码发生部100正在发生通常的PN码(S401)。一旦判定应该关断PN码发生部100的规定条件成立(S402)，接着，以到使PN码发生部100再度起动为止的时间为最小时间T的定时，将1单元延迟元件102-1～102-42的内容分别锁存于对应的锁存部201-1～201-42，同时使内装的定时器开始动作(S403)。然後除定时器外，停止PN码发发生部100的工作(S404)。
接着，假如定时器定时已到(S405)，就开始准备接收(S406)。在这里，定时器上，预先将定时的结束时刻设定在接着进行监控接收的时刻的稍前片刻，这一点与实施形态1相同。
一旦开始准备接收，掩码设定指示部602就将前次在锁存部201-1～201-42锁存PN码发生部100的内容起到接着起动PN码发生部100为止的时间作为n×T(n为整数)求出(S407)。
将到再度起动为止的时间(n×T)的n变换为2进制数(S408)。然後，以j=0判断aj是否为1(S409、S410)。其结果是，如果aj=1，则掩码设定指示部602从掩码表601读出预先求出的2j×T用的掩码值，并保持于掩码保持部300的锁存部301-1～301-42(S411)。
接着，在对PN码发生部100的1单元延迟元件102-1～102-42进行清零之后(S412)，将对作为先前的PN码发生部100的状态的1单元延迟元件102-1～102-42的内容进行锁存的并行/串行变换部200的锁存部201-1～201-42当作移位寄存器使用，输入相同的PN码级数份额的时钟(在本例中为42个时钟)作为移位时钟202和对PN码发生部100的移位时钟104，求作为目的的PN码发生部100的状态(S413)。
这时的1单元延迟元件102-1～102-42的内容锁存于锁存部201-1～201-42(S414)。还在取j=j+1之后判断j是否超过k(S415)。在j超过k之前反复进行从上述步骤S409到步骤S414的处理。
如果PN码发生部100的状态是移位规定次数(i)时的状态，则从与移位次数=i对应的所希望的时刻起输入移位时钟104，在PN码发生部100使PN码开始发生(S416)。
这样采用本实施形态2，能够从某一时刻的PN发生器的状态(移位寄存器的内容)，不移位规定次数，而以较少的移位数计算移位该规定次数时的PN发生器的状态，因而在间歇接收的非接收时间，能够关断PN码发生部。实施形态1以移位数为依据计算ximodG(x)，但是在i值非常大的情况下，ximodG(x)的计算不能实时进行，而像本实施例这样，设立界限，使非接收时间为某一最小时间T的整数倍，预先计算例如2j×T(T＞0)期间用的掩码值，登记于掩码表，依序使用几个掩码值计算PN码发生部的状态，可以得到作为最终目的的PN码发生部的状态。
在上述说明中，为了计算PN码发生部100的状态，以作为硬件的反馈移位寄存器构成PN码发生部100，但是也可以用CPU和DSP等处理器软件性地实现与PN码发生部100及外围电路相同的处理功能。
将上述实施形态1或实施形态2的PN码发生装置装入移动无线通信系统的移动台的装置中，可以谋求减少不接收时移动台装置的电力消耗。又可以在移动无线通信系统的基站的装置中装备本发明的PN码发生装置。而且，如果是进行CDMA制式的无线通信的便携式信息终端，则装备本发明的PN码发生装置可以谋求减少消耗电力。又可以将本发明的PN码发生装置装入LSI和电路(或印刷电路板)使用
上述实施形态中，对42级的长PN码发生器进行了说明，但是也可用于不是42级的任何PN码发生器。