大容量数字时分T型交换网络.pdf

大容量数字时分T型交换网络
    本发明涉及大容量程控数字交换技术及并行处理技术，具体涉及实现大容量交换网络的高速同步数字交换技术，更具体地说，涉及一种容量大、时延短的数字对分T型交换网络。

    目前，在电信交换技术领域里，国内外交换网的接线器主要有T型及S型两种基本形式。大、中型交换网络通常由多级接线器构成SnTmSk、TnSmTk或Tn(n＞1，m＞1，k≥1)型的交换网络。这些多级形式的交换网络存在阻塞及时延大等缺陷，尤其当引入了S型接线器时更为严重，对提高系统运行性能极为不利。因此，实现单T结构的交换网络就成为技术上追求的目标。但由于受存储器物理器件速度的限制，单芯片或单块的T型交换网络的容量不可能做得很大。而通过复制T(COPYT)实现等效的大容量单T交换网络是以大量器件的冗余来换取单T网络容量的扩展，这种扩充，需将上行PCM硬件连接到各模块单元的T网络；而各模块下行PCM输出要复接在一起。各单元T网络随容量的增加呈指数关系增长，所以使用复制T实现大容量交换网络成本较高。

    本发明的目的在于提供一种大容量数字时分T型交换网络，所述大容量时分T型数字交换网络采用时间交叉分片的流水线操作方式，实现大容量的快速数字交换，并且，随着容量增大，所用器件数量是线性增加而不是指数增加，进而降低交换网络成本，也便于操作和维护，通过软件配合即可实现无阻塞。

    本发明的目的是这样实现的，构造一种大容量数字时分T型交换网络，包括：多个双口数据存储单元DM、分别与所述多个双口数据存储单元DM中每一个连接并对其进行控制的多个控制存储单元CM以及与所述多个控制存储单元CM连接并对其进行控制的接口单元，其特征在于还包括：

    分别设在输入端和输出端的多个串/并转换单元(S/P)和多个并/串转换单元(P/S)、

    输入端各自分别与对应的所述多个串/并转换单元S/P之一的并行输出端口连接而输出端均与所述多个双口数据存储单元DM地写入端口连接的多个第一多路开关MUX1、

    输入端各自分别与对应的所述多个双口数据存储单元DM之一的读出端口连接而输出端均与所述多个并/串转换单元P/S的并行输入端口连接的多个第二多路开关MUX2、

    与所述多个第一多路开关MUX1及所述多个第二多路开关MUX2连接并提供定时分配信号的时序信号发生单元。

    按照本发明提供的大容量数字时分T型交换网络，其特征还在于，所述第一多路开关MUX1、所述第二多路开关MUX2、所述数据存储单元DM、所述串/并转换单元S/P、所述并/串转换单元P/S的个数相同，并和每个所述串/并转换单元S/P的并行输出时间分配宽度、所述每个数据存储单元DM的输入端口和输出时间分配宽度、以及每个所述并/串转换单元P/S的并行输入时间分配宽度相同，是一个大于1的自然数N。

    按照本发明提供的大容量数字时分T型交换网络，其特征还在于，在进行交换时，将1帧传输的时间分成N个时间片，并通过选择所述定时分配信号对各个所述第一多路开关MUX1的时间片安排，和所述多个第一多路开关MUX1的输出端与所述多个双口数据存储单元DM的写入端口的连接，实现以下操作：

    在第1/n时间片，将串/并转换单元1的数据写入DM1

                   ····

             将串/并转换单元i的数据写入DMi

                   ····

             将串/并转换单元n的数据写入DMn

    在第2/n时间片，将串/并转换单元1的数据写入DM2

                   ·

                   ·

                   ·

             将串/并转换单元i的数据写入DMi+1

                  ····

             将串/并转换单元n的数据写入DM1，

                  ····

    在第n/n时间片，将串/并转换单元1的数据写入DMn

                  ····

             将串/并转换单元用户i的数据写入DMi-1

                  ····

             将串/并转换单元n的数据写入DMn-1

    与此同时，通过选择所述时序信号发生单元的定时分配信号对各个所述第二多路开关MUX2的时间片安排和所述多个第二多路开关MUX2的输出端与所述多个并/串转换单元P/S的并行输入端口的连接，从数据存储单元DM1…DMn输出端口，实现以下操作：

    在1/n时间片，将DM1的数据读到并/串转换单元1

                 将DM2的数据读到并/串转换单元2

                   ····

                 将DMn的数据读到并/串转换单元n

    在2/n时间片，将DM1的数据读到并/串转换单元2

                 将DM2的数据读到并/串转换单元3

                   ····

                 将DMn的数据读到并/串转换单元1

                   ····

    在n/n时间片，将DM1的数据读到并/串转换单元n

                 将DM2的数据读到并/串转换单元1

                   ····

                 将DMn的数据读到并/串转换单元n-1。

    按照本发明提供的大容量数字时分T型交换网络，其特征还在于，所述数据存储单元DM和所述控制存储单元CM可以是双端口或多端口存储器件。

    实施本发明的大容量数字时分T型交换网络，由于采用时间交叉及流水线操作方式，可以完成从4K直至128K以上的大容量交换及平滑扩容，比复制T可以节约(N*N-N)个存储单元。扩容时所用器件线性增加，从而降低了系统成本。本发明的大容量数字时分T型交换网络在性能上与传统的＂T＂型交换网相同，而且交换网络可以高速同步，每条HW线速率在2M直至32MBPS以上，具有时延特性好、控制便利、通过软件配合可实现无阻塞等特点，因此可用在大容量数字程控交换机、数字交叉结点设备等需要大容量交换网及时隙分配等的数字交换及通信等领域。

    结合附图和实施例，进一步说明本发明的目的、特点和效果，附图中：

    图1是本发明大容量数字时分T型交换网络的结构说明图；

    图2是本发明大容量时分T型交换网络的一个实施例的结构说明图。

    图1中，整个交换网络有S/P模块、MUX1模块、DM/CM模块、MUX2模块、P/S模块等，每个模块中都有n个单元(n为大于1的自然数)，即S/P模块有n个串/并转换单元如S/P1、S/P2…等，MUX1模块有n个第一多路开关，MUX1-1、MUX1-2…MUX1-n等，DM模块有n个数据存储器DM1……DMn，其中的每一个可以是双口RAM，每个数据存储单元DMi有连接有一个相对应的控制存储器CMi，即DM/CM模块含有的控制存储单元的个数为n，每个控制存储器CM1……CMn，可以是一个双口RAM。同样，MUX2模块有n个第二多路开关，MUX2-1、MUX2-2…MUX2-n等，P/S模块有n个并/串转换单元P/S1、P/S2、…P/Sn。

    注意到S/P模块与MUX1模块的连接、DM模块与MUX2的连接是单元同一一对应的连接方式，MUX1模块与DM输入端的连接和MUX2模块与P/S模块的连接是单元间交叉连接方式。

    在图1中，设输入输出HW(Highway)的数据传输速率为32M，以B个32MHW为一组，对于16K网则共有4组，对32K网则有8组，依次类推，使每组具有8个32MHW。前述的模块中的单元数n即为这里所说的组数。

    图2示出了本发明的高速数据时分T型交换网络的一个用于实现16K×16K高速数据交换的实施例，在该实施例中，设有4个S7P模块1-4、4个第一多路开关5-8(MUX1-1到MUX1-4)、4个数据存储单元9-12(DM1到DM4)、4个第二多路开关13-16(MUX2-1到MUX2-4)、4个P/S模块13-16(P/S1到P/S4)。每个数据存储单元DM(DM1到DM4)都有一个相对应的控制存储单元21-24(CM1到CM4)，这4个控制存储单元CM(CM1到CM4)均由一个接口单元25(中央处理单元)控制。时序信号发生单元26与多路开关MUX1(5-8)及MUX2(13-16)连接并提供定时分配信号。输入端所设的每个4KS/P模块有8个串行输入端，共可接收32条HW(Highway)高速串行数据流(HW1-HW32)。每组8条的HW入进入1个4KS/P模块，经串/并变换后为并行8位数据线的4096时隙。

    在进行交换时，将1帧的传输时间4等分，即分成4个时间片，每个等分时同片为1K段，分别称为第1K段、第2K段、第3K段、第4K段。并通过设置所述时序信号发生单元26使其提供给各个第一多路开关(5-8)的时间片的安排，配合多个第一多路开关MUX1的输出端与双口数据存储单元(9-12)的写入端口的连接关系，把4组4K段重新组合。按重组后的4个4K组分别接入数据存储器DM1-DM4四个高速双端口RAM。根据图2的连接，有如下关系：1)输入端的高速数据流HW经S/P4K单元串/并变换后，4096时隙与输入HW上的时隙对应关系

    设输入第i条HW表示为HWi，HWi上的用户j表示为tsj，则变换公式为：

    Tsk＝HWi＋(tsj×8)－1，

    其中，Tsk是变换后4096中对应的K时隙。

    如HW1上的ts1对应S/P变换后Tsk＝1＋(1×8)－1＝Ts8，k＝8；

    HW8上的ts1对应S/P变换后Tsk＝8＋(1×8)－1＝Ts15，k＝15。

    把4096时隙分成4个时间片，每个时间片为1K时隙，且第1时间片为Ts0-Ts1023时隙段；第2时间片为Ts1024-Ts2047时隙段；第3时间片为Ts2048-Ts3071时隙段；第4时间片为Ts3072-Ts4095时隙段。2)时隙分配关系

    设4K1的4096用户全部呼叫4K2的4096用户，主被叫时隙分配关系为(＂4K14K2＂表示第1个4K模块的用户呼叫第2个4K模块的用户，＂1K4K DM1＂表示第1K时隙内与DM1单元的第4个1K单元内容进行交换，余类推，下同)：4K14K 21K4K  DM12K1K  DM23K2K  DM34K3K  DM4

    即4K1的1K用户呼叫4K2的1K用户时，若4K1端分配用户为Ts0-Ts1023时隙时，则4K2模块应分配其1K用户的时隙为Ts3072-Ts40951K时隙段内，在DM1中完成交换，无阻塞。

    当4K1的另1K用户呼4K2的1K用户时，若4K1分配在Ts1024-Ts2047时间片内，则在4K2要分配其1K用户的时隙为Ts0-Ts1023，在DM2中完成交换。如此类推，见下表：4K14K 11K1K  DM12K2K  DM23K3K  DM34K4K  DM44K 24K 21K1K   DM22K2K   DM23K3K   DM34K4K   DM14K 34K 31K1K   DM32K2K   DM43K2K   DM14K3K   DM24K 44K 41K1K   DM42K2K   DM13K3K   DM24K4K   DM34K 14K 21K4K   DM12K1K   DM23K2K   DM34K3K   DM44K 14K 31K3K   DM12K4K   DM23K1K   DM34K2K   DM44K 14K 41K2K   DM12K3K   DM23K4K   DM34K1K   DM44K 24K 31K4K   DM22K1K   DM33K2K   DM44K3K   DM14K 24K 41K3K   DM22K4K   DM33K1K   DM44K2K   DM14K 34K 41K4K   DM32K1K DM43K2K DM14K3K DM2

    需要说明的是，图2的连接方式不同或标号方法不同，对应的公式和时隙分配关系也就不同。

    下面具体说在同一4K模块内或不同4K模块之间的HW之间的交换：1.在同一4K模块的HW间的交换

    设在S/P4K1组HW1的一个用户呼HW8上的一个用户，若HW1上的1用户分配在Ts0-Ts127时，设分配为Ts1，则HW8上的1用户根据公式可以算出也分配在Ts0-Ts127的任意1个时隙，设分配为Ts127时隙。经S/P4K1后HW上Ts1用户对应为Ts8，HW8上Ts127用户对应为Ts1023，也就是说，DM1的第8单元写入了Ts8时隙的内容，在1023单元里写入了Ts1023的内容，CM41中第8单元写入1023，第1023单元写入8，通过顺序写，控制读方式，便可完成此两用户的交换。2.不在同一4K模块的HW之间的交换

    设S/P4K1的HW1的一个用户呼S/P4K2的HW9上的一个用户，根据4K14K2时隙分配表有4种分配方法，设HW1的Ts2空闲，并分配给用户，即HW1的1用户为Ts16时隙，HW9上的1用户可分配在Ts3072-Ts4095范围内任一时隙，设HW9上Ts511时隙空闲并分配给用户，则HW1用户为Ts16时隙，HW9用户为Ts4095时隙。这样，可以在DM1的第16单元写入了Ts16时隙的内容，在DM1中的第4095单元里写入了Ts4095的内容，CM1控制存储器第16单元写入了4095，第4095单元写入16，最后在DM1中完成交换。

    从上面两例来看，所有用户之间的交换，均可以经过一个T型接线器实现，故称单T交换网络，且容量大、无阻塞。

    对于图2，如果各个模块的处理能力不变，将模块数4提高到8、16、32等，可分别将交换能力提高到12.8万线、25.6万线等。