一种半导体器件及其制造工艺 本发明涉及一种半导体器件及其制造工艺，特别是涉及，一种具有和埋入绝缘区共面的杂质区相通的接触孔的半导体器件及其制造工艺。
一种半导体电路器件，它具有在半导体基片上制造的电路元件，布线遍布在半导体基片上层压的中间绝缘层上。接触孔在中间绝缘层中形成，布线通过接触孔在电路元件之间形成信号通路。
制造厂逐渐增加半导体集成电路器件的集成密度，于是就使电路元件小型化。一个MOS(金属一氧化物一半导体)型场效应晶体管，是半导体集成电路器件的典型电路元件，若干非常小的MOS型场效应晶体管集成在半导体基片上。源区和漏区做得很浅，高熔点的金属氧化硅层压在源区和漏区上以保持低电阻。
图1A到1D，形成和层压在杂质区上的高熔点金属硅化物层相通的接触孔的现有技术工序。现有技术工艺如下。
一个P型硅基片1通过采用硅的局部氧化LOCOS(LocalOxidation of Silicon)技术被选择性地氧化，氧化硅的厚氧化区域层2便生长在P型硅基片1的主表面上。厚氧化区域层2从P型硅基片1的主表面上凸起，形成分配给电路元件，例如MOS型场效应晶体管的有源区域。
虽然未示出，薄栅氧化膜就生长在该有源区域上，并且多晶硅栅极被构图在薄栅氧化膜上。侧壁隔片(未示出)，是由氧化硅形成，并且被安排在栅电极的侧表面上。栅氧化层，多晶硅栅电极和侧壁隔片一起形成栅结构。
N型掺杂杂质被离子注入到多晶硅栅电极和有源区域中，n型源/漏区1a和1b通过热处理，以和栅极结构自对准方式形成在有源区域上。
钛靶被溅射，钛淀积在所得结构的全部表面上。钛层3被热处理，钛和硅和多晶硅进行反应。结果，钛层3部分地被转变成钛化硅3a和3b。不过，钛不能和氧化硅起反应，钛部分3c保留在侧隔片和厚场氧化层2上，如图1A所示。
用含铵和过氧化氢的腐蚀溶液将剩余的钛3c腐蚀掉。钛化硅留在n型源和漏区1a和1b，以及多晶硅栅极(未示出)上，n型源区和漏区1a/1b被钛化硅层3a和3b覆盖在上面。
绝缘基片，例如氧化硅和硼磷硅玻璃，沉积在结构地整个表面，形成中间绝缘层4，如图1B所示。
其后，通过平板印制技术，在中间绝缘层4上形成光掩模5。光掩模5有一个开孔5a，它等同于图1c所示的接触孔。虽然印制技术试图在合适位置5b，即开孔5a正好被嵌套在n型源区域1a的位置上形成光掩模，但是光掩模5却常偏离合适位置5b，开孔5a部分位于n型源区域1a上和部分位于在厚场氧化区域层2上。
使用光掩模5，中间绝缘层就被有选择地腐蚀掉，一个接触孔4a就在中间绝缘层4中形成。钛化硅层3a保护n型源区1a防止腐蚀剂。不过，腐蚀剂部分地腐蚀了厚场氧化区域层2，于是接触孔4a就达到厚场氧化区域层2下面的P型硅基片1，如图1D所示。
当接触孔4a被钨片(未示出)塞住的时候，钨插件就保持和钛硅氧化层3a和P型硅基片1两者接触，而将布线条(未示出)和P型硅基片1短路。
为了防止不希望有的短路，就需要一个合适的嵌套配合公差。当接触孔4a直径是0.5微米，制造厂就要考虑嵌套配合公差，并且把n型源区设计成至少1.0微米宽。
不过，这样一个宽的杂质区会引起大的寄生电容，从而损坏信号的传播特性。
日本未审查申请的专利公报，61-224414号公开了一种有效防止对准不良的接触孔结构。图2A和2B解释了该待审申请的日本专利公报所公开的第二种现有技术工艺。
第二种现有技术工艺在钛层10淀积以前，与第一种现有技术工艺类似。钛层10层压在厚场氧化区域11上，n型杂质区12a/12b形成在厚场氧化区域层11两侧上的P型硅基片12中。
钛层10是50毫微米厚，它在摄氏温度700度条件下经受10秒钟的热处理。钛和硅反应生成钛化硅。在加热的时候，钛化硅区10a和10b向旁边延伸至少1微米，厚场氧化区域层11部分地被钛化硅区10a和10b覆盖。钛部分10c只剩下厚场氧化区域层11的中心部分上的那一部分，如图2A所示。
剩余的钛10c，用含有铵和过氧化氢的腐蚀剂腐蚀掉，钛化硅层10a和10b留在n型杂质区10a/10b和厚场氧化区域层11的周边区域上。所得结构被中间绝缘层13盖住了，在中间绝缘层13上设置一个光掩模14。通过使用光掩模14，中间绝缘层13被有选择地腐蚀掉，一个接触孔13a就形成在中间绝缘层13之中，如图2B所示。
如果光掩模14偏离了合适的位置14a，接触孔13a就不会正好嵌套在n型杂质区12a中。不过，钛化硅层10a不让腐蚀剂侵蚀厚场氧化区域层11，所以不希望有的短路就不会发生。
因此，宽的钛硅化物层10a消除了对准不良，制造厂就不需要加宽n型杂质区12a。窄n型杂质区12a减少了分布电容，改进了半导体集成电路器件的信号传播特性。
但是，第二个现有技术工艺几乎不用于下一代半导体集成电路组件中所含的小接触孔。日本专利未审查申请61-224414号详细地公开了一条钛化硅延伸长度和热处理时间的关系曲线，图3示出了这条曲线。曲线指示我们钛化硅是迅速延伸的。当接触孔和杂质区直径为1微米，宽2-3微米的时候，第二现有技术工艺是可用的。不过，如果接触小孔进一步缩小，钛化硅就趋于桥接在两侧上的杂质区之间的厚场氧化区域上。
本发明的一个主要目的是提供一种半导体器件，它不会由于杂质区和接触孔的对准不良而造成短路。
本发明的另一个目的是提供一种制造无短路的半导体组件的制造工艺。
为实现上述目的，本发明提议使用埋入隔离构件作为阻蚀件。
按照本发明的一个目的，提供一种半导体器件，它包括：提供接触表面的导电区；与导电区相邻的绝缘区，其上表面与接触表面共面；一个与导电区电连接的接触构件，其一部分安排在导电区上，一部分安排在绝缘区上。
按照本发明的另一个方面，是提供一种制造在半导体基片上的半导体集成电路器件，它包括：埋入半导体基片的表面部分的一个埋入的绝缘构件，它具有第一绝缘体的上层，埋入的绝缘构件至少在半导体基片中的至少一个有源区域上形成；至少一个电路元件，它包括在至少一个有源区域中形成的导电区该导电区与被埋入的绝缘构件的上层接触；一个在半导体基片上延伸的由第二绝缘物质形成的中间绝缘层，暴露导电区的一部分和埋入绝缘构件的上层的一部分于接触孔中；一个接触构件形成在接触孔中，保持与导电区的那部分和埋入的绝缘构件的上层的那一部分接触；一个导线条在中间绝缘层上延伸，通过接触构件与导电区电连接。
按照本发明的又一个方面，是提供一种制造半导体器件的工艺，它包括如下步骤：使导电区和绝缘区完全共面；形成一个接触构件以保持和导电区的一部分和绝缘区的一部分接触。
根据本发明的又一方面，提供一个制造半导体器件的工艺，它包括如下步骤：a)准备一个半导体基片；b)形成一个埋入半导体基片的表面部分的埋入绝缘构件，具有一个由第一绝缘体形成的上层；c)形成至少一个电路元件，它包括一个在半导体基片的另一个表面部分上形成的与埋入的绝缘构件的上层连接的导电区；d)以和第一绝缘体不同的第二绝缘体形成中间绝缘层覆盖埋入的绝缘结构的上层和至少一个电路元件；e)通过使用在第一绝缘体和第二绝缘体之间进行选择的腐蚀剂，有选择地腐蚀中间绝缘层，以形成一个接触孔，导电区的一部分和埋入的绝缘构件的上层的一部分暴露于接触孔中；f)在接触孔中形成一个接触构件，以便保持和导电区的一部分及和被埋入的绝缘构件的上层的一部分相接触；g)形成一个布线条，通过接触构件与导电区连接。
本发明半导体组件的特点和优点及其制造通过下面的结合附图的说明就会变得十分清楚：
图1A至1D剖面图，是表示制造半导体集成电路器件的第一个现有技术工序；
图2A和2B剖面图，是表示制造半导体集成电路器件的第二个现有技术的工序；
图3曲线表示按照日本待审查申请专利公报，61-224414号中公开的以热处理时间与钛硅化物的延伸长度的关系图；
图4A至4D的横截面表示制造本发明半导体器件的工序；
图5曲线为按照在杂质区和接触孔之间的搭接长度表示的接触电阻。
图4A至4F解释制造实现本发明的MIS(金属-绝缘体-半导体)型场效应晶体管的工艺。MIS型场效应晶体管与其它电路元件一起形成一个集成电路。
工序从准备轻掺杂的P型硅基片20开始，通过印刷技术，光掩模(未示出)被提供在P型硅基片20的主表面上。光掩模暴露一个配给绝缘区的主表面的面积。被暴露的面积非均质地被腐蚀掉，沟21被形成在被暴露的面积中。沟21深300毫微米。
通过化学汽相淀积法，光掩模被剥去，在P型硅基片20的整个表面上淀积了氧化硅厚达400毫微米。氧化硅填充了沟21并且膨胀。氧化硅层无掩模地被均匀地腐蚀掉200毫微米厚。结果，氧化硅层22留在沟21中，氧化硅层的上表面22自P型硅基片20开始，深100毫微米。P型硅基片20的主表面又重新被暴露。
其后，通过化学汽相淀积法，淀积300毫微米厚的氮化硅，氧化硅层22和P型硅基片20的主表面被氮化硅盖住，如图4A所示。
氮化硅层23通过化学机械抛光技术被均匀地除去，直到P型硅基片20的主表面重新暴露为止。结果，埋置的绝缘构件24就形成在沟22中，它具有一个光滑的上表面24a，上表面24a与P型硅基片20的主表面完全共面。所埋置的绝缘构件24形成了配给电路元件的有源区域。有源区域之一被分配给n沟道MIS(金属-绝缘-半导体)型场效应晶体管25。虽然n沟道MIS型晶体管25是和其它MIS型场效应晶体管一起被制造在有源区域上，为简单起见，这里只集中描述n沟道MIS型场效应晶体管25。
有源区域被热氧化，分别被薄的氧化硅层盖住。多晶硅通过化学汽相淀积法，淀积在结构，即薄氧化硅层和埋置的绝缘构件24的整个表面上。一个合适的光掩模被安排在多晶硅层上，多晶硅层被有选择地腐蚀掉，从而形成一个栅电极25a。
氧化硅被沉积在所得构件的整个表面上，氧化硅层和薄的氧化硅层被各向导性地腐蚀，由此在栅极25a的侧表面上形成边壁隔片25b并在栅极25a下面形成薄栅绝缘层25c。
N型掺杂杂质，例如砷，以离子注入到栅极25a和有源区域中去的，重掺杂的n型杂质区，以和侧壁隔片25b自对准的方式被形成在有源区域中。离子注入的砷通过热处理而被激活，重掺杂n型源/漏区25d和25e由重掺杂n型杂质区形成，所图4B所示。
其后，溅射钛靶(未示出)，钛层26在所得结构的整个表面上淀积40毫微米厚。钛层26在摄氏650度被加热30秒。然后，钛和硅/多晶硅进行反应，钛层26被有选择地转化成钛硅化物区26a。不过，钛不和氧化硅和氮化硅起反应，钛区26b留在了侧壁隔片25b和埋置的绝缘构件24上，如图4c所示。
钛区26b被含有铵和过氧化氢的腐蚀剂腐蚀掉，只有硅化钛区26a被留在重掺杂的n型源/漏区25d/25e和多晶硅栅极25a上，如图4D所示。
在这种情况下，n型源/漏区25e和在其上形成的钛化硅层26a联合形成一个导电区。
其后，通过在所得结构的全部表面上使用化学汽相淀积氧化硅达100毫微米厚，氧化硅层被一个900毫微米厚的硼磷硅玻璃盖住。硼磷硅玻璃层在摄氏800°下，被进行回流30秒。
氧化硅层和硼磷硅玻璃层共同形成一个中间绝缘层27。
在中间绝缘层27上设置一个合适的光致抗蚀掩膜(未示出)，它具有一个开孔，相当于在中间绝缘层27中形成的接触孔。在这种情况下，所形成的接触孔直径是0.5微米，开孔的位置应使重掺杂的n型源/漏区25e上的钛硅化物区26a被暴露于0.15微米宽的接触孔。
使用光掩模，中间绝缘层27被各向异性地腐蚀掉，从而在内绝缘层27中形成接触孔27a。氮化硅层23用作止蚀剂，接触孔27a不能到达P型硅基片20。换言之，钛化硅层26a和氮化硅层23在其上表面终止各向异性蚀刻。
通过溅射技术，钛化硅在结构的整个表面上淀积到30毫微米厚。钛化硅层28在被暴露的结构表面上按地形形状延伸。形成接触孔27a的内表层被钛化硅层28盖住。钛化硅层28保持和钛化硅区26a和暴露于接触孔27a的埋置的绝缘结构24的氮化硅层23接触。通过溅射技术，氮化钛进一步被淀积在硅化钛层28上达50毫微米厚，氮化钛层29作为一个阻挡金属层。氮化钛层29地形状地延伸，并在接触孔27a内侧形成一个凹槽28a。
通过化学汽相沉淀，钨在氮化钛层29整个暴露表面上淀积1.5微米厚，钨从凹槽28a膨胀出。钨层无掩模地被均匀腐蚀，在凹槽28a中形成一个钨插件30，如图4E所示。
通过溅射技术，铝和铝合金在被暴露的氮化钛层29的整个表面上和钨插件30的上表面上淀积到500毫微米厚，一个合适的光掩模被安排在铝/铝合金层上。用光掩模，连续地将铝/铝合金层，氮化钛层29和钛化硅层28腐蚀掉，铝条31由铝/铝合金层构图。铝条31，氮化钛条钛化硅条共同形成中间绝缘层27上的金属布线31，如图4F所示。
铝条31通过钨插件30和氮化钛/硅化钛条与n型源/漏区25e上与钛化硅区26a电连接。
在这种情况下，钨插件30，氮化钛物条和钛化硅物条作为一个整体构成一个接触构件。
本发明人测量过跨接在钛化硅区26a上的接触电阻。接触孔27a直径是0.5微米，本发明人改变暴露于接触孔27a的钛化硅区26a的宽度。接触电阻的变化用曲线PL表示，如图5所示。可以认为，对于宽度不小于0.15微米来说，接触电阻是不变的。
当接触孔27a在中间绝缘层27中形成的时候，光掩模可能偏离合适的位置。不过，如果钛化硅层26a被暴露于接触孔27a至少0.15微米，则接触电阻就不损害信号传播特性。换言之，n型源/漏区25e的宽度由于本发明接触结构的优点而被缩小了。实际上，当接触孔27a直径是0.5微米的时候，n型源/漏区25e的宽度被减小到0.5微米，而不会出现短路。
窄n型源/漏区减小了分布电容，信号传播会进一步加快。
虽然本发明的具体实施例已如上述，很明显，对于本技术领域的技术人员来说，在不脱离本发明精神和范围的情况下，可以对其作出各种变化及修改。
例如通过本发明的工艺，一个P沟道型MIS晶体管可以被制造在n型沟槽上或n型硅基片上。
再有，双极型晶体管或其它电路元件例如，电阻器或电容器可以制造在有效工作面积上，而不和MIS型场效应晶体管25装在一起。