半导体器件 本发明涉及半导体器件，更详细地说，涉及高绝缘半导体集成电路器件，例如可以控制诸如荧光灯和电动机的各种负载装置的逆变器的驱动电路。
逆变器电路通常用作驱动如荧光灯和电动机的负载的电路。图12为显示逆变器电路的简要结构的电路图。在此逆变器电路中，例如高绝缘金属化物半导体场效应管(MOSFET)23、24的开关器件连接到具有高电位(比如100至700V)的电源线。向负载25的输出由两个高绝缘MOSFET 23、24之间的结点26提供。
驱动两高绝缘MOSFET 23、24的驱动电路27将由外部(在图12中表示为“外部信号”)提供的输入信号分至高压电路部分28(例如它利用120V至720V的电源电压工作，而基准电压通常为100V至700V)，和低压电路部分29(它利用比如20V或更低的电源电压工作)，从而向各高绝缘MOSFET 23、24的栅极提供信号。在许多情况下，驱动电路27为其中高压电路部分28和低压电路部分29在同一半导体芯片上形成的集成电路。
图13为显示传统集成电路的横截面结构的简要的横截面图。图13省去了在集成电路内部形成的电路元件。传统结构地主要特点在于N--外延层31形成于P--半导体基片30上，而具有高浓度并且分隔N--外延层31的P+-区32由扩散形成，目的在于将高压电路和低压电路相互隔离(即PN隔离)。由于P--半导体基片30和P+-区32接地，所以N--外延层31被隔离，由此在P--半导体基片30和P+-区32中分别形成高压电路部分A(未示)和低压电路部分B(未示)。以33表示的为在P--半导体基片30的表面形成的保护膜。组成未被显示的高压电路部分A和低压电路B的元件由双极晶体管或MOSFET制成。
在此利用P--半导体基片30的集成电路中，由于使用集成电路的电压更高，所以，N--外延层需要更厚。图14示出例如于Gazette的公开让公众审查的日本专利申请4-180249(申请人：MitsubishiElectric Corporation)公开的集成电路的横截面结构。在此集成电路中，N--外延层31在P--半导体基片30上形成，而在N--外延层31上形成用作双极晶体管的集电极的N-埋层后，在N--外延层31上形成第二N--外延层34，从而形成作为隔离区的P+-层32，并且在厚N--外延层31、34中形成电路元件。以36表示的为基区，以37表示的为发射区，以38表示的为集电壁区，而以39表示的为电极。
如图13和图14中所示，一般来讲，包括高压电路部分的传统的高绝缘集成电路，利用包括N--外延层31、34的P--半导体基片30而制造。在这种情况下，基片的制造需要数道制造工艺和长的处理时间，就制造成本而论这是一个缺点。
此外，即使N--外延层31、34做得很厚，隔离层的击穿电压最多在200V左右，它无法用于驱动高绝缘晶体管，比如说，向它施加几百伏或更高的电压。
还有，由于N--外延层31、34变厚，用于元件隔离的P+-层32需要具有更高的浓度以扩得更深。然而，P+-层32的高浓度降低了P+-层32和N--外延层31、34之间的绝缘击穿电压。
再有，由于P+-层32不仅在深度的方向而且在侧向也大规模地扩散，所以，隔离区的表面积相对于整个芯片的表面积变大，这对集成是一个缺点。
由上述原因，考虑到制造成本、产品的更高击穿电压的电路部分和更高集成度，人们更需要一种不使用N--外延层31、34和PN隔离的装置。
因此，本发明的目的在于提供实现低压电路和高压电路之间的高绝缘隔离的半导体器件，它具备更先进的功能和更高的集成度，减少了制造步骤且因而降低了成本。
按照本发明的半导体器件中，在第一导电类型的半导体基片中形成第二导电类型区；在第二导电类型区中形成第一导电类型区、以便包围第二导电类型区中的一部分；在第一导电类型半导体基片中形成第一导电类型高浓度区以便包围第二导电类型区；在沟道区形成栅极、它在第二导电类型区和第一导电类型高浓度区之间；通过栅绝缘膜，在第二导电类型区中所述部分形成第一电路元件；以及第一导电类型区、第一导电类型高浓度区和栅极相互电连接。在这种情况下，有可能在第一导电类型高浓度区外的第一导电类型半导体基片中形成第二电路元件。低绝缘电路元件可用作第一电路元件。
还有，低绝缘电路元件被第一导电类型区所包围，沟道区和第一导电类型高浓度区、以及第一导电类型区、源电极和栅极处在低压侧的参考电位。因此，把低压侧的参考电位设为基片电位，并且把高电压加到第二导电类型区，以由此形成延伸至包围低绝缘电路元件的沟道区内的耗尽层、第二导电类型区、以及形成于第二导电类型区的第一导电类型区，使得绝缘的高压电路部分和低压电路部分的隔离层有可能具有约1,000V的高击穿电压。
在此结构中，由于源区和相应于栅极的区域被设为低压侧的参考电位、即、基片的电位，所述耗尽层在第一导电类型半导体基片和第二导电类型区之间的接合部分的周围在深度方向扩展。由于设置在低压侧的参考电位的第二导电类型区和第一导电类型区之间的接合部分延伸得更长，所以，耗尽层在沟道区中侧向延伸。它使绝缘的第二导电类型区的一部分和第一导电类高浓度区外第一导电类型半导体基片的隔离层具有约1,000的高击穿电压。还有，由于所述结构不利用作为传统半导体器件的特征的外延层和第一导电类型区作元件隔离层，所以，有可能减少工艺步骤的数目，并改善击穿电压特性。这是由于利用了高绝缘横向MOSFET的击穿电压特性，MOSFET包括扩展的漏区中的相反导电类型扩散层，即，当源极和栅极接地时的漏极-源极的击穿电压特性。此外，有可能在其中形成第一电路元件的第二导电类型区内的所述部分进行集成，这反过来使实现更先进的功能成为可能。
还有，在按照本发明的半导体器件中，横跨第二导电类型区和第一导电类型半导体基片之间的表面侧边界形成第一导电类型区的至少一部分。
在此结构中，有可能在不形成第一导电类型区的触点的情况下将第一导电类型区的电位设为基片电位(即参考电位)，因而，就有可能避免降低所述击穿电压，否则，当把第一导电类型区设为基片电位(即参考电位)时会引起所述击穿电压的下降。就是说，有可能无需为将第一导电类型区的电位设为基片电位、并由此在第二导电类型区和第一导电类型区之间施加反偏压的目的而在第一导电类型区的场氧化膜中开孔就能将第一导电类型区与第一导电类型半导体基片电连接。这不降低高绝缘性能。
还有，在按照本发明的半导体器件中，第一导电类型区的扩散深度比第二导电类型区的扩散深度浅。
在此结构中，从第一导电类型区的底部开始在第二导电类型区和第一导电类型区形成耗尽层，因而，有可能改善击穿电压特性。
再有，在按照本发明的半导体器件中，可以形成延伸在形成于第一导电类型区的厚绝缘膜上的栅极。
在此结构中，由于栅极甚至延伸在形成于第一导电类型区的场氧化膜上，所以，有可能缓和栅氧化膜下的场集中，从而防止电介质击穿。因而，有可能进一步改善击穿电压特性。
还有，在按照本发明的半导体器件中，存在多个第一电路元件，所述多个第一电路元件可由形成于第二导电类型区的厚绝缘膜相互隔离。
此结构不需要利用扩展到第一导电类型半导体基片的PN隔离层，第一导电类型半导体在传统CMOS工艺中用于隔离各电路元件的目的，这使此电路结构有可能在没有保护隔离的情况下具有高击穿电压。
再有，在按照本发明的半导体器件中，可以在第一导电类型半导体基片内、除第一导电类型半导体基片中间部分之外的地方形成第二导电类型区，可以在第二导电类型区中形成第一导电类型区、以便包围第一导电类型半导体基片的中间部分，可以在第一导电类型半导体基片的中间部分内形成第一导电类型高浓度区、以便包围第一导电类型半导体基片的中间部分的一部分，可以在沟道区形成栅极，它处在第二导电类型区和第一导电类型高浓度区之间，借助于栅绝缘膜，比如说，可以在第一导电类型区外的第二导电类型区中形成由低绝缘电路元件形成的第一电路元件。在此情况下，通过以与上述相似的方法设置电位，也可获得与上述相似的效果。
图1为显示按照本发明的最佳实施例的半导体器件结构的示意图；
图2为显示按照本发明的最佳实施例的半导体器件结构的平面图；
图3至图5为显示按照本发明的最佳实施例的其他实例的半导体器件结构的示意的平面图；
图6为沿图2的X-X’线所取的横截面图；
图7为沿图2的Y-Y’线所取的横截面图；
图8为显示按照本发明的最佳实施例的其他实例的半导体器件结构的横截面图；
图9为显示按照本发明的最佳实施例的其他实例的半导体器件中高压电路部分中元件的结构的横截面图；
图10和图11为显示按照本发明的最佳实施例的其他实例的半导体器件结构的示意的平面图；
图12为显示传统逆变器电路的简要结构的电路图；
图13为显示传统半导体器件的简要结构的横截面图；
图14为显示传统高绝缘半导体器件的简要结构的横截面图。
将参考图1对按照本发明的最佳实施例的半导体器件加以说明。图1显示了按照本发明的半导体器件的简要结构。由于高压电路部分的隔离结构与高绝缘横向MOSFET的结构相似，故图1显示了MOSFET的结构。图1中，由于源极和栅极接地，所以，在相应于高绝缘MOSFET 1的扩展的漏区的区域内形成的高压电路部分2被电隔离。高压电路部分2(例如，它借助于100V至700V的参考电压和120V至720V的控制电压工作)由双极晶体管或向外部MOSFET的栅极输出信号且由单一P-或N-井或PN结形成的MOSFET构成。低压电路部分3借助于适当的低压控制电路电压工作(比如，20V或更低)，且由双极晶体管或MOSFET形成。高压电路部分2和低压电路部分3形成于单一半导体芯片4中。
虽然上文涉及这样的实施例、其中按照本发明的半导体器件的高压电路部分借助于具有100V至1,000伏的高参考电压的高压工作，但是，本发明的用途不仅限于这种情况。相反，按照本发明的半导体器件能够，比如，象普通的IC那样，借助于单一电源(例如，20伏或更低)工作。
下面将描述按照本发明的半导体器件的特定实施例。
图2为按照本发明的最佳实施例的半导体器件的平面图。由于本发明的最佳实施例使用若干与MOSFET通用的结构，所以，各部分采用与用于MOSFET的相同的元件名称来表示。
用于形成高压电路部分2的N--区6形成于P--半导体基片5。作为N--区6的形状，圆形对于防止由于场集中引起的击穿电压下降是最理想的形状，否则，在施以高压时在N--区6的角落中产生所述伤集中。然而，如果对芯片面积大小或排列的限制不允许用圆形，N--区6也可如图2所示制成角落部分为圆形的长方形或正方形。在这种情况下，角落部分的曲率最好尽可能地大，因为那样可防止在长方形或正方形区域的角落部分的场集中，并由此改善击穿电压特性。
还有，在N--区6中扩散形成方形环状的P-区7。P-区7被这样设置在N--区6之内使得P-区7部分覆盖N--区6以便扩展到P--半导体基片5。这使P-区7的电位设置在基片电位(最低的电位)。虽然图2显示长方形的一侧与P--半导体基片5重叠，但这并不是限制性的。相反，如果N--区6为圆形，比如，P-区7还可以具有这样的形状：它使如图3中所示的一个舌形突出部分7a或如图4中所示多个舌形突出部分7a穿过N--区6扩展到P--半导体基片5，在这种情况下P-区7可有数目任选的伸到P--半导体基片5上方的突出部分。还有，如图5中所示，P-区7的外周边部分可以整个地穿过N--区6扩展到P--半导体基片5。
在N--区6的外周边部分，形成具有比P--半导体基片5更高浓度的P+-区8，以抑制在P--半导体基片5中的耗尽层，它在施加高压时成为沟道区，并防止耗尽层对低压电路部分3产生影响。由于P--半导体基片5中的耗尽层需要扩展到一定程度以便实现半导体器件的高绝缘特性，所以，需要将N--区6和P+-区8相互分隔一定距离。尽管有可能按照需要的高绝缘特性任选地设定所述距离，但是，随着距离的增加，高绝缘特性得以更好地改善。为使耗尽层侧向扩展，需要将P-区7和N--区6之间的接合部分在沟道区的侧向扩展得更长。
关于P--半导体基片5的浓度和起触点作用的P+-区8的浓度之间的关系，P--半导体基片5的浓度为1.0×1013至1.0×1015/cm2，而P+-区8只需要比P--半导体基片5高一些的杂质浓度。P+-区8最好具有1.0×1016至1.0×1017/cm2的表面浓度。还有，P-区7的杂质浓度设置为约5.0×1015至5.0×1016。
在N--区6、P--半导体基片5和P+-区8上通过栅氧化膜10形成栅极11。由于栅极11部分覆盖P-区7，所以，栅极11覆盖的距离与高绝缘特性相关。当要改善高绝缘特性时，可以把P-区7与栅极11相隔离。
N--区6,P--半导体基片5和P+-区8被分别由接触窗9，漏极15和源极16提供电位。高压电路部分2形成于N--区6中。
图6和图7为按照本发明的半导体器件的横截面图，特别显示涉及沿图2的X-X’线和Y-Y’线所取的与高压电路部分2和低压电路部分3之间的隔离有关的部分。
在图6和图7中，N--区6由在P--半导体基片5中的扩散而形成，而方形环状P-区7由在N--区6中扩散而形成。虽然前文涉及P-区7形成于N--区6的表面部分的情况，但是，当P-区7形成于N--区6内部时，也具有同样的功能。
P-区7的扩散深度必须浅于N-区6的扩散深度，并且，例如，设定为大约0.3至2微米。这是因为，如果P-区7的扩散深度深，则N-区6被P-区7分割成几块，这不能实现根据本发明的实施例的高绝缘隔离。
此外，如图2中Y-Y’所示，P-区7部分穿过N--区6扩展到P--半导体基片5，因而，被提供以与基片电位相同的电位。
方形环状并具有比P--半导体基片5高的浓度的P+-区8形成于N--区6的外周部分。栅氧化膜10(厚度约为0.02至0.1微米)形成于P--半导体基片5上，且方形环状多晶硅的栅极11穿过N--区6上的沟通区和场氧化膜13形成于栅氧化膜10上，它基本上与横向N沟道MOSFET有相同的结构。栅极和P-区7如图2中所示相互部分地重叠。
漏区由N+-区12和相应于扩展的漏区的N--区6形成，而源区由具有比P--半导体基片更高浓度的P+-区8形成。因为在所述漏区，把N+-区12和P-区设置设置在彼此不同的电位，因此，有必要将N+-区12和P-区相互分离。还有，厚场氧化膜13(厚度约为0.6至1.0μm)形成于N--区6，而栅极11部分地覆盖厚场氧化膜13。一层隔离膜14形成于厚场氧化膜13和栅氧化膜10上。漏区和源区的电位由漏极15和源极16提供。
此半导体器件的主要特征在于由P+-区8形成的源区和栅极11接地。当高压电路部分2由于形成于相应于扩展的漏区的N--区6中低绝缘电路元件而运行时，由漏极15通过源极16向N--区6提供高电压。图6显示了这种情况。在图6中，阴影区为P-区7和N--区6之间的接合部分以及从P--半导体基片5和N--区6之间的接合部分生长的耗尽层。此耗尽层在P--半导体基片5的深度方向有大的扩展，也在沟道区的侧向有大的扩展。利用以此方式扩展的耗尽层，就有可能实现高压电路部分2和低压电路3的具有约1,000V的高击穿电压的绝缘隔离。
耗层内的电位分布与栅极11和P-区7的重叠相关。随着重叠部分变小，即使施加了高压，耗尽层内的电位分布仍保持稳定。还有，由于栅极11形成于N--区6上的场氧化膜13上，所以，栅氧化膜10下的场集中被减轻了，它防止了电介质击穿。
此外，当耗尽层在基片的表面侧向扩展，如果耗尽层与P+-区8接触，则由于高浓度区(即P+-区8)的缘故，耗尽层并不从P+-区8在向着基片的方向上生长，因而，即使低压电路部分3靠近高浓度区(即P+-区8)，也不产生耗尽层的影响。
图7显示沿图2的Y-Y+线所取的横截面。与图6相比较，为了设定P-区7的电位，在P-区7穿过N--区6扩展到P--半导体基片5的情况下、P-区7和P--半导体基片5直接相互连接。这就不需要为将P-区7设定为基片电位的目的而在P-区7上的场氧化膜13上开孔，从而避免了由于触点而降低击穿电压。
P-区7可以扩展到低压电路部分3中，穿过P+-区8，如图8中所示。就是说，P+-区8可形成于P-区7内。
由于上述半导体器件的结构与横向MOSFET的结构相似，所以，与使用包括外延层的半导体基片的传统半导器相比较，为了制造具有类似的高绝缘特性的半导体器件，传统半导体器件需要形成厚N--外延层(通常为20至30μm)的步骤，随后形成用于P+-元件隔离的P+-区的掩膜步骤，杂质掺杂步骤和扩散步骤。另一方面，本发明不需这此步骤，因此，本发明由于制造步骤减少而非常优越。
接下来，图9显示在按照本发明的最佳实施例的半导体器件中的高压电路部分2中的低绝缘电路元件。图9显示作为CMOS电路的必要部件的P-沟道MOSFET 200和N-沟道MOSFET 100以及用于模拟操作的双极晶体管300的结构。各元件形成于图6和图7中所示的N--区6中。就N-沟道MOSFET 100而言，漏区和源区需要形成于P--区内，以由此形成沟道。这样，在N-沟道MOSFET 100中，在N--区6内形成P--扩散层50，而漏区和源区的N+-区51A、51B形成于P--扩散层50内。在P-沟道MOSFET 200中，在N--区6内形成漏区和源区的P+-区52A、52B。在各MOSFET100、200中，在N--区6之上形成栅氧化膜53，而栅极55、56形成于栅氧化膜53上。N-沟通MOSFET 100的漏区和源区的P+-区51A、51B由漏极57和源极58提供电压。P-沟通MOSFET 200的漏区和源区的P+-区52A、52B由漏极59和源极60提供电压。
至于双极晶体管300，有可能形成集电极为N--区6的NPN型晶体管，其基区为P--扩展层61而其发射区为N+-区62。集电极电位由集电极63通过N+-区64提供给N--区6。基极电位由基极65通过P+-区66提供给P--扩散层61。发射极电位由发射极67提供给N+-区62。
还有，在按照本发明的最佳实施例的半导体器件中，电路部分中各元件的隔离通过与用于普通CMOS工艺的相同的自隔离、利用厚场氧化膜13来实现，因此完全不使用用于隔离的P+-区。与传统半导体器件中的情况对比，它对电路的集成更有利。
现在，对上述本发明的最佳实施例的主要结构与相关效果之间的关系将总结如下。
首先，在此半导体器件中，N--区6形成于P--半导体基片5,P--区7形成于N--区6中以便包围N--区的一部分，P+-区8形成于P--半导体基片5中以便包围N--区6，在设置于N--区6和P+-区8之间的沟道区上通过栅绝缘膜形成栅极11，第二电路元件作为高压电路部分2形成于N--区6的一部分，而P--区7、P+-区8和栅极11相互电连接。
在此结构中，由于把源区和相应于栅极11的区域在低电压侧设定在参考电位、就是说、基片电位，所以，耗尽层在P--半导体基片5和N--区6之间的接合部分附近在深度方向扩展，并且，由于P-区7和设定在低电压侧参考电位的N--区6之间的接合部分延伸得更长、所以耗尽层在沟道区中侧向扩展，使得N--区6的一部分和在P+-区8之外的P--半导体基片5的绝缘隔离层有可能具有约1,000V的高击穿电压。还有，由于所述结构没有利用作为传统半导体器件的特征的、为元件隔离而设置的外延层和P-区7，所以，有可能减少工艺步骤且改善击穿电压特性。这是因为使用了在扩展的漏区中包括相反导电类型扩散层的高绝缘横向MOSFET的击穿电压特性，就是说，当源区和栅极11接地时的漏极-源极击穿电压特性。此外，可能在N--区6的一部分中集成，其中形成了第一电路元件、即、高压电路部分2，它反过来使实现更先进的功能成为可能。
第二，在此半导体器件中，在P+-区8外的P--半导体基片5中形成作为低压电路部分3第二电路元件。
在此结构中，有可能以高击穿电压将由形成于N--区6的所述部分中的第一电路元件构成的高压电路部分2、与由形成于P+-区8外的P--半导体基片5中的第二电路元件构成的低压电路部分3隔离。
第三，在此半导体器件中，形成高压电路部分2的第一电路元件为低绝缘电路元件。
在此结构中，由于形成于N--区6的一部分中的第一电路元件为低绝缘电路元件，所以，很容易在N--区6的一部分中形成电路。
第四，在此半导全器件中，把P-区7,P+-区8和栅极11设定在P+-区8外的P--半导体基片5中形成的电路的参考电位。
在此结构中，有可能以高击穿电压，将形成于N--区6的所述部分中的高压电路部分2的第一电路元件，与形成于P+-区8外的P--半导体中的低压电路部分3的第二电路元件绝缘。
第五，在此半导体器件中，在表面侧，至少P-区7的一部分是横跨N--区6和P--半导体基片5之间的边界而形成的。
在此结构中，有可能在P-区7中没有形成触点的情况下将P-区7的电位设定在基片电位(即参考电位)，因而，，就有可能避免当用其他方法把P-区设定在基片电位(即参考电位)时会引起的击穿电压的下降。就是说，有可能不需要为将P-区7的电位设定在基片电位并由此在N--区6和P-区7之间施加反偏压的目的，在P-区7的场氧化膜13中开孔而将P-区7与P--半导体基片5电连接。
第六，在此半导体器件中，P-区7的扩散深度比N--区6的扩散深度浅。
在此结构中，由于在N--区6和P-区7中从P-区7的底部形成耗尽层，因而，有可能改善击穿电压特性。
第七，在此半导体器件中，形成甚至延伸在形成于P-区7的厚绝缘膜上的栅极11。
在此结构中，由于栅极11甚至延伸在形成于P-区7的作为厚绝缘膜的场氧化膜13上，所以，有可能减轻栅氧化膜10下的场集中，而防止电介质击穿，因而，有可能进一步改善击穿电压特性。
第八，在此半导体器件中，N--区6的平面构形为角落部分为弧形或圆形的长方形或正方形。
在此结构中，当把高压加到N--区6时有可能防止在区域角落部分的场集中，因而改善击穿电压特性。
第九，在此半导体器件中，高压电路部分2的第一电路元件的工作参考电位，高于形成于P+-区8外的P--半导体基片5中的电路的参考电位。
此结构使得与逆变器电路一起工作成为可能。
第十，在此半导体器件中，有多个高压电路2的第一电路元件，并且所述多个第一电路元件相互以形成于N--区6上的厚绝缘膜隔离。
此结构不必使用在传统CMOS工艺中用于隔离各电路元件的、扩展到P-半导体基片5的PN隔离层，这使此电路结构有可能在没有保护性隔离的情况下具有高击穿电压。
上文就包括这样的电路的半导体器件，说明了使用本发明的基本方法，该电路用于参考电位高至几百伏的情况，比如逆变器电路部分中的驱动电路。然而，本发明不限于上述使用方法。比如，在图9中可以把P-区7接地，并且可以把N--区6的电位设定为低电位(比如，20V或更低)，使得本发明可广泛应用于普通IC。
还有，尽管在上述最佳实施例中高压电路部分在内部而低压电路部分在外部，但是，可以在P--半导体基片5的中间部分以外的部分形成N--区6，使得高压电路部分在外部而低压电路部分在内部。此外，虽然在上述最佳实施例中第一导电类型为P型，第二导电类型为N型，但是，其中第一导电类型为N型而第二导电类型为P型的结构、即具有与上述最佳实施例相反的导电类型的结构亦为最佳实施例。
再有，虽然在上述最佳实施例中以连续的环的形式形成P-区7，但是，并不一定要连续地形成P-区7。相反可以比如说、如图10中所示间断地形成P-区7，直至耗尽层包围了N--区6。此外，并不一定要在隔离的各P-区7中整体形成舌形突出部分7a。相反如图11中所示，舌形突出部分7a还可以仅在一个P-区7中形成。这是因为多个隔离的P-区7可以通过未示出的导线等相互连接。还有，栅极11也可间断地形成。再有，P+-区8也可间断地形成。当然，栅极11，漏极15和源极16不需要为连续的环形，而相反可以以局部的形式形成。