金属硅化双层结构及其形成方法 【技术领域】
本发明系有关于一种金属硅化物的形成方法，特别是有关于一种自对准金属硅化双层结构及其形成方法以及具有上述双层结构的半导体装置及其形成方法。
背景技术
随着集成电路的发展，组件尺寸持续缩小以提高组件的集成度。当组件尺寸缩小时，低电阻值的栅极成为业界近来广泛探讨的议题，其中以金属硅化物材料的使用最为重要。低电阻值的金属硅化物目前系广泛应用于集成电路组件的栅极与源极/漏极上，用以降低接触电阻，近来最常见的制作方法为自对准硅化技术(self-aligned silicidation，SALICIDE)，其方法系先将金属形成于硅基底上，再藉由热处理使金属与硅反应而在栅极与源极/漏极上形成金属硅化物。
目前所有的金属硅化物材料中，以二硅化钛(TiSi2)、二硅化钴(CoSi2)、及硅化镍(NiSi)的电阻率最低，约为15～20μohm-cm。就硅化钛材料而言，其具有较佳的热稳定性且钛能有效地减少硅基底表面上的原生氧化层(nativeoxide)。然而，其制程上通常需要实施两阶段的回火程序以形成具低电阻率的面心(faced-centered)结构的二硅化钛(C54-TiSi2)。再者，随着线宽的缩小，如0.25μm以下，二硅化钛的厚度变薄而易发生团块化(agglomeration)现象而使片电阻增加，即所谓的窄线宽效应(narrow-line-width effect)。因此，当线宽所小至0.25μm以下时，此种材料已不再适用。
就硅化钴材料而言，其热稳定性与硅化钛材料相似，但其片电阻值并不像硅化钛材料那样与线宽有很大地关系，因此成为0.18μm以下制程中常用的材料。然而，其无法像钛一样会减少硅表面的原生氧化层而需留意硅表面的清洁。再者，其制程亦需两阶段回火程序以形成具低电阻率的二硅化钴，且当线宽缩小至65nm以下时，高回火温度将导致团块化现象的产生而增加其片电阻值。
就硅化镍材料而言，其制程上仅需一阶段的回火程序且温度无需太高，太高反而会形成电阻率较高的二硅化镍(NiSi2)相位。再者，其电阻率同样不回随着线宽窄化而有很大的变化。另外，其消耗的硅比硅化钛及硅化钴来的少，可避免浅接面上尖突(spiking)现象。不幸地，在制造集成电路时，常应用到含氟的电浆制程，其中的氟原子易与此材料的镍原子发生键结而在其表面产生非晶质相，造成片电阻值上升。
美国专利第5,047,367号揭示一种形成自对准氮化钛/硅化钴双层结构的方法，其先在硅基底上依序沉积钛金属层及钴金属层，再藉由含氮氛围的热处理以完成自对准氮化钛/硅化钴双层结构的制作。再者，美国专利第6,509,265号揭示一种接触窗阻障层的制造方法，其先在硅基底上沉积一钛铌合金层，再藉由含氮氛围的热处理以完成氮氧化钛/硅化钛铌双层结构的制作。上述方法所形成的双层结构中，系着重在金属硅化层上形成一接触窗阻障层，避免后续制作插塞时发生尖突现象，降低组件的可靠度。然而，其所使用的金属硅化材料为目前的钛金属或钴金属，这些材料料并无法适用于非常微小线宽的制程、如的前所述。
【发明内容】
有鉴于此，本发明的目的在于提供一种新颖的金属硅化双层结构及其形成方法与具有金属硅化双层结构的半导体装置及其形成方法，其藉由形成镍金属硅化层/钴金属硅化层的双层结构以取代传统金属硅化单层结构而应用于微小线宽的制程。再者，藉由下层的厚镍金属硅化层避免窄线宽效应所引起的片电阻上扬的现象，同时藉由上层的薄钴金属硅化层，保护下层的镍金属硅化层避免在后续含氟电浆制程中受到损害。
根据上述的目的，本发明提供一种金属硅化双层结构，其包括一硅基底以及一钴/镍双层金属硅化物；钴/镍双层金属硅化物设置于硅基底上；其中，镍金属硅化层位于硅基底上方，且钴金属硅化层位于镍金属硅化层上方。
再者，钴金属硅化层的厚度为钴/镍双层金属硅化物的厚度的5％～30％，而较佳为15％。
再者，钴/镍双层金属硅化物系藉由同时对硅基底上的钴/镍双层金属实施一热处理所形成。其中，镍金属层的厚度在100～200埃的范围，且钴金属层的厚度在50～200埃的范围。再者，热处理的温度在350～550℃的范围，且热处理的时间在10～60秒的范围。
又根据上述的目的，本发明提供一种形成金属硅化双层结构的方法：首先，提供一硅基底，并在硅基底上依序顺应性地沉积一镍金属层及一钴金属层；然后，对硅基底实施一热处理，以在硅基底上形成一钴/镍双层金属硅化物。
再者，镍金属层的厚度在100～200埃的范围，且钴金属层的厚度在50～200埃的范围。
再者，上述热处理系一快速热回火处理。其中，快速热回火处理的温度在350～550℃的范围，且快速热回火处理的时间在10～60秒的范围。
再者，钴金属硅化层的厚度为钴/镍双层金属硅化物的厚度的5％～30％，而较佳为15％。
又，根据上述的目的，本发明提供一种具有金属硅化双层结构的半导体装置，其包括一硅基底以及一钴/镍双层金属硅化物。硅基底具有一栅极及一源极/漏极区；钴/镍双层金属硅化物设置于栅极及源极/漏极区上；其中，镍金属硅化层位于栅极及源极/漏极区上方，且钴金属硅化层位于镍金属硅化层上方。
再者，钴金属硅化层的厚度为钴/镍双层金属硅化物的厚度的5％～30％，而较佳为15％。
再者，钴/镍双层金属硅化物系藉由同时对硅基底上的钴/镍双层金属实施一热处理所形成。其中，镍金属层的厚度在100～200埃的范围，且钴金属层的厚度在50-200埃的范围。再者，热处理的温度在350～550℃的范围，且热处理的时间在10～60秒的范围。
又，根据上述的目的，本发明提供一种形成具有金属硅化双层结构的半导体装置的方法：首先，提供一硅基底，其具有一栅极及一源极/漏极区，并在硅基底上依序顺应性地沉积一镍金属层及一钴金属层；然后，对硅基底实施一热处理，以在栅极及源极/漏极区上形成一钴/镍双层金属硅化物；其更包括藉由硫酸与双氧水混合液(SPM)去除未硅化的钴金属层及镍金属层。
再者，镍金属层的厚度在100～200埃的范围，且钴金属层的厚度在50～200埃的范围。
再者，上述热处理系一快速热回火处理。其中，快速热回火处理的温度在350～550℃的范围，且快速热回火处理的时间在10～60秒的范围。
再者，钴金属硅化层的厚度为钴/镍双层金属硅化物的厚度的5％～30％，而较佳为15％。
本发明提供了一种新颖的金属硅化双层结构及其形成方法与具有金属硅化双层结构的半导体装置及其形成方法，其藉由形成镍金属硅化层/钴金属硅化层的双层结构以取代传统金属硅化单层结构而应用于微小线宽的制程。再者，藉由下层的厚镍金属硅化层避免窄线宽效应所引起的片电阻上扬的现象，同时藉由上层的薄钴金属硅化层，保护下层的镍金属硅化层避免在后续含氟电浆制程中受到损害。
【附图说明】
图1a与图1b图为根据本发明第一实施例的在硅基底上形成金属硅化双层结构的流程剖面示意图。
图2a到图2d为根据本发明第二实施例的在形成具有自对准金属硅化双层结构的半导体装置的流程剖面示意图。
附图标记说明
10、20～硅基底
12、30～镍金属层
14、32～钴金属层
16、30a、30b～镍金属硅化层
18、32a、32b～钴金属硅化层
19、33、35～钴/镍双层金属硅化物
21～源极区
22～栅极介电层
23～漏极区
24～栅极
26～栅极间隙壁
28～隔离结构
36～介电层
37、39～接触窗
【具体实施方式】
以下配合图1a到图1b说明本发明第一实施例的在硅基底上形成金属硅化双层结构的方法。
首先，请参照图1a，提供一硅基底10，例如一硅晶圆。接着，藉由现有沉积技术，例如物理气相沉积(physical vapor deposition，PVD)或化学气相沉积(chemical vapor deposition，CVD)，在硅基底10上依序顺应性地沉积一镍金属层12及一钴金属层14。在本实施例中，镍金属层12系利用化学气相沉积而形成的，且其厚度在100～200埃的范围。再者，钴金属层14同样利用化学气相沉积而形成的，且其厚度在50～200埃的范围。
接下来，如图1b，对硅基底10实施一热处理，例如使用传统回火炉管(annealing furnace)法或快速热回火处理(rapid thermal annealing，RTA)，使得镍金属层12及一钴金属层14中的镍原子及钴原子扩散至硅基底10中，以在硅基底10上形成一钴/镍双层金属硅化物19。此处，钴/镍双层金属硅化物19包括一镍金属硅化层16，位于硅基底10上方，以及一钴金属硅化层18，位于镍金属硅化层16上方。再者，于镍金属硅化层16与钴金属硅化层18的界面形成有一钴镍硅化物层(未绘示)。
在本实施例中，系对硅基底10实施快速热回火处理，以形成钴/镍双层金属硅化物19，其中，快速热回火处理的温度在350～550℃的范围，且快速热回火处理的时间在10～60秒的范围。在此回火条件下，钴金属硅化层18中系硅化钴(CoSi)与硅化二钴(Co2-Si)两相共存。因此，其片电阻值较高，但不会有团块化(agglomeration)的现象发生。
相较于镍原子，钴原子较不易与氟原子产生键结。因此，镍金属硅化层16上方所形成的钴金属硅化层18可作为一保护层，避免在后续含氟的电浆制程中，氟原子直接与镍金属硅化层16中的镍原子发生键结而在其表面产生非晶质相，造成镍金属硅化层16的片电阻值上升而使接触电阻增加。
同时，为了使整体的钴/镍双层金属硅化物19的片电阻值降低，在本实施例中，钴金属硅化层18的厚度为钴/镍双层金属硅化物19的厚度的5％～30％。较佳地，钴金属硅化层18的厚度为钴/镍双层金属硅化物19的厚度的15％。
同样地，请参照图1b，其绘示出根据本发明第一实施例的金属硅化双层结构剖面示意图。其包括一硅基底10以及一钴/镍双层金属硅化物19。钴/镍双层金属硅化物19设置于硅基底10上。其包括一镍金属硅化层16位于硅基底10上方以及一钴金属硅化层18位于镍金属硅化层16上方。在本实施例中，钴金属硅化层18的厚度为钴/镍双层金属硅化物19的厚度的5％～30％，而较佳为15％。
相较于现有技术的单层钛、钴、镍金属硅化物，本发明的钴/镍双层金属硅化物，由于回火处理的温度低于700℃，位于上层的钴金属硅化薄层不会有团块化的现象。同时，可保护镍金属硅化层受到含氟电浆的损害，且钴/镍双层金属硅化物整体的片电阻值不会增加过多。亦即，保有低的接触电阻。再者，位于下层的镍金属硅化厚层，如现有技术所述，可避免窄线宽效应所引起的片电阻上扬的现象。
以下配合图2a到图2d说明本发明第二实施例的在形成具有自对准(self-aligned)金属硅化双层结构的半导体装置的方法。
首先，请参照图2a，提供一硅基底20，例如一硅晶圆。其具有一主动区及围绕主动区的隔离结构28，例如浅沟槽隔离结构。主动区中具有一半导体组件，例如一MOS晶体管，其包含一源极区21、一漏极区23及一栅极结构。此处，栅极结构包含一栅极介电层22、一栅极24及一栅极间隙壁26。其中，栅极24的线宽可在65nm以下。
接下来如图2b，藉由现有沉积技术，例如物理气相沉积(PVD)或化学气相沉积(CVD)，在隔离结构28及主动区的源极区21、漏极区23与栅极结构上依序顺应性地沉积一镍金属层30及一钴金属层32。在本实施例中，镍金属层30系利用化学气相沉积而形成的，且其厚度在100～200埃的范围。再者，钴金属层32同样利用化学气相沉积而形成的，且其厚度在50～200埃的范围。
接下来，请参照图2c，对图2b中的硅基底20实施一热处理，例如使用传统回火炉管法或快速热回火处理(RTA)，使得镍金属层30及一钴金属层32中的镍原子及钴原子扩散至主动区的源极区21、漏极区23与栅极结构的栅极24，以在源极区21、漏极区23形成钴/镍双层金属硅化物33及在栅极24上形成钴/镍双层金属硅化物35。此处，钴/镍双层金属硅化物33包括一镍金属硅化层30b，位于源极区21及漏极区23上方，以及一钴金属硅化层32b，位于镍金属硅化层30b上方。同样地，钴/镍双层金属硅化物35包括一镍金属硅化层30a，位于源栅极24上方，以及一钴金属硅化层32a，位于镍金属硅化层30a上方。再者，于镍金属硅化层30a及30b与钴金属硅化层32a及32b的界面形成有一钴镍硅化物层(未绘示)。如此一来，便完成本发明的具有自对准金属硅化双层结构的半导体装置。
在本实施例中，是对硅基底20实施快速热回火处理，以形成钴/镍双层金属硅化物33及35，其中，快速热回火处理的温度在350～550℃的范围，且快速热回火处理的时间在10～60秒的范围。如第一实施例所述，在此回火条件下，钴金属硅化层18的片电阻值较高，但不会有团块化的现象发生。
接着，藉由电浆蚀刻或适当溶液选择性去除隔离结构28与栅极间隙壁26上方未硅化的钴金属层32及镍金属层30。在本实施例中，系利用硫酸与双氧水混合液(SPM)去除钴金属层32及该镍金属层30。
最后，请参照图2d，在图2c中的硅基底20上方形成一介电层36，其材质可为：电浆氧化硅、低介电常数旋涂式玻璃(SOG)、四乙氧基硅玻璃(TEOSoxide)、磷掺杂氧化硅、氟硅玻璃(FSG)、磷硅玻璃(PSG)、高密度电浆所沈积的未掺杂硅玻璃(HDP-USG)、高密度电浆所沈积的氧化硅(HDP-SiO2)、次压化学气相沈积法(SACVD)所沈积的氧化硅、以及以臭氧-四乙氧基硅烷(O3-TEOS)所沈积的氧化硅等。接着，藉由现有电浆蚀刻制程，在源极区21及漏极区23上方的介电层36中形成接触窗37及在栅极24上方的介电层36中形成接触窗39以露出钴/镍双层金属硅化物33及35。
由于电浆蚀刻制程中若含有氟，其易与镍金属硅化层30a及30b中的镍原子发生键结而使其片电阻值上升，增加接触电阻，如先前所述。因此，镍金属硅化30a及30b上方所形成的钴金属硅化层32a及32b可作为一保护层，避免增加接触电阻。
同样地，如第一实施例所述，为了使整体的钴/镍双层金属硅化物33及35的片电阻值降低，钴金属硅化层32a及32b的厚度为钴/镍双层金属硅化物19的厚度的5％～30％，而较佳为15％。
请参照图2c，其绘示出根据本发明第二实施例的具有金属硅化双层结构的半导体装置剖面示意图。此半导体装置包括一硅基底20以及钴/镍双层金属硅化物33及35。硅基底，例如一硅晶圆，其具有一主动区及围绕主动区的隔离结构28，例如浅沟槽隔离结构。主动区中具有一半导体组件，例如一MOS晶体管，其包含一源极区21、一漏极区23及一栅极结构。此处，栅极结构包含一栅极介电层22、一栅极24及一栅极间隙壁26。钴/镍双层金属硅化物35及33分别设置于栅极24及源极区21/漏极区23上。其中，镍金属硅化层30b及30a分别位于栅极24及源极区21/漏极区23上方，且钴金属硅化层32b及32a则分别位于镍金属硅化层30b及30a上方。此处，钴金属硅化层32b及32a的厚度分别为钴/镍双层金属硅化物33及35的厚度的5％～30％，而较佳为15％。
如第一实施例所述，本发明的钴/镍双层金属硅化物中，位于上层的钴金属硅化薄层不会有团块化的现象。同时，可保护镍金属硅化层受到含氟电浆的损害，且保有低的接触电阻。再者，位于下层的镍金属硅化厚层，可避免窄线宽效应所引起的片电阻上扬的现象。因此，可应用于非常微小线宽的制程。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此项技艺者，在不脱离本发明的精神和范围内，当可作更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定者为准。