半导体器件及其制造方法 【技术领域】
本发明涉及半导体器件，其中将杂质扩散到扩散层以形成栅极，以及制造该半导体器件的方法。
背景技术
近来，在移动通信系统中，对于制造尺寸更小、功耗更低的移动通信终端的需求很强。为了实现这种需求，例如，传输功率放大器必须能够在单一正电源下工作，能够具有以更低的电压驱动以及具有更高的驱动效率。作为目前应用于这种功率放大器的器件，可以提及的包括有：结型场效应晶体管(JFET)，异质结型FET(HFET)，肖特基势垒栅极场效应晶体管(金属半导体场效应晶体管：MESFET)，采用p型栅极的异质结型FET(p型栅极HFET)等等。
在上述器件中，p型栅极HFET在栅极处具有p-n结，因此能承受施加在栅极上的高电压。所以，p型栅极HFET可以通过单一正电源工作。此外，由于其具有异质结构，因此该器件显示出卓越的线性特性。更进一步的，该FET的阈值电压由通过外延生长形成的层中Al或In的含量、层的厚度、载流子浓度、和在外延生长时确定的其他因素，以及由p型栅极的扩散深度决定。
一般地，对于大规模生产，器件制造商通常采购由其他制造商生产的外延衬底用以制造外延衬底，并对外延衬底进行加工形成晶体管。另一方面，当生产p型栅极HFET时，在外延衬底制造商中，GaAs、AlGaAs、InGaAs以及其他外延层是在GaAs或其他衬底上形成的。然而，这些层通常会经受Al或In含量的变化、载流子浓度变化以及厚度变化的困扰。对器件制造商来说，对包含于这种外延衬底中地层的厚度和载流子浓度进行控制是十分困难的。
图1是传统的半导体器件结构的示例的剖面图。
作为半导体衬底的GaAs衬底112形成有缓冲层114，缓冲层114在其上表面上形成有构成晶体管沟道的沟道层116，沟道层116在其上表面形成有作为扩散层的AlGaAs层118。AlGaAs层118形成有作为绝缘膜的SiN膜120。此外，AlGaAs层118形成有通过SiN膜120绝缘的栅电极124、源电极121以及漏电极123。通过选择性扩散，例如用p型杂质Zn作为载流子，在栅电极124下面形成的扩散层的AlGaAs层118形成有掺杂区域125，由此，形成了半导体器件101。
作为制造传统的半导体器件的方法，例如，日本未审查专利公开(Kokai)No.2001-188077披露了通过以下步骤在GaAs或AlGaAs中扩散p型杂质Zn：测量扩散后的电学特性，并由该特性计算出扩散系数，计算出要获得期望的阈值电压的扩散量，然后基于计算结果再次升高晶片的温度以扩散杂质，并在冷却晶片后测量电学特性，从而控制扩散深度。
然而，扩散深度会随扩散时间、温度或气体流速的变化而变化，因此不可能集中于形成在同一衬底上的半导体器件的特性。此处，“集中”的意思是，例如，使半导体器件的阈值电压为期望值。换言之，该制造传统半导体器件101的方法所遇到的问题在于，当掺杂p型杂质以形成如图2中所示的掺杂区域125时，对掺杂区域125的控制十分困难。因此，制造自晶片中心部分的IC(集成电路)与制造自晶片周围部分的IC有时会具有不同的阈值电压。其结果是，制造自一个晶片上的半导体器件101的阈值电压变得不一致。显然，由于上述原因，一些器件可能不能作为IC使用且产量下降。此外，还存在晶片温度上升、需要时间进行冷却、和工艺TAT(周转时间)长的问题。因此，期望得到能够保持半导体器件特性、并通过单次扩散能够给出期望的阈值电压的半导体器件，以及制造该器件的方法。
发明公开
本发明是考虑到上述情况做出的，其目的是提供半导体器件，通过单次扩散使得在形成于扩散层中的掺杂区域中具有一致的杂质扩散深度，从而获得期望的阈值电压并提高产量，以及制造该半导体器件的方法。
为实现上述目的，本发明的半导体器件具有形成于衬底上的沟道层，形成于沟道层上表面的扩散停止层，形成于扩散停止层上表面的扩散层，以及至少在扩散层的一部分上邻接扩散停止层形成、并含有扩散在其中的杂质的掺杂区域。扩散停止层的扩散速率低于扩散层中的杂质扩散速率，并停止杂质从扩散层的扩散。
根据本发明的半导体器件，扩散层由具有比扩散停止层更快的杂质扩散速率的层形成。其下面的扩散停止层由具有比扩散层更慢的杂质扩散速率的层形成。所以，扩散在扩散层中表现出很快而扩散在扩散停止层中表现为迅速地停止。因此，在掺杂区域中的杂质扩散深度可以被控制为一致的，半导体器件可以具有一致的阈值电压。
为实现上述目的，制造本发明的半导体器件的方法具有如下步骤：在衬底上形成沟道层；在沟道层上形成扩散停止层；在扩散停止层上形成扩散层；形成掺杂有杂质的掺杂区域，以使其至少在扩散层的一部分上邻接扩散停止层。在形成扩散停止层的步骤中，扩散停止层采用具有比扩散层更慢的杂质扩散速率的材料形成。在形成掺杂区域的步骤中，杂质的扩散由扩散停止层停止。
根据本发明制造半导体器件的方法，由于扩散层具有比下面的扩散停止层更快的杂质扩散速率，因此在扩散层中，杂质表现为迅速地停止于具有较慢扩散的扩散停止层。因此，掺杂区域的杂质扩散深度可以被控制为一致的，且半导体器件可以制造成具有一致的阈值电压。
附图简述
图1是传统的半导体器件结构的示例剖面图。
图2是传统的半导体器件结构的示例剖面图。
图3是根据第一实施例的半导体器件结构的示例剖面图。
图4是根据第一实施例的制造半导体器件的方法过程示例的剖面图。
图5是根据第一实施例的制造半导体器件的方法过程示例的剖面图。
图6是根据第一实施例的制造半导体器件的方法过程示例的剖面图。
图7是根据第一实施例的制造半导体器件的方法过程示例的剖面图。
图8是扩散时间与扩散深度的特性示例图。
图9是根据第二实施例的半导体器件结构的示例剖面图。
图10是根据第二实施例的制造半导体器件的方法过程示例的剖面图。
图11是根据第二实施例的制造半导体器件的方法过程示例的剖面图。
图12是根据第三实施例的半导体器件结构的示例剖面图。
图13是根据第三实施例的制造半导体器件的方法过程示例的剖面图。
图14是根据第三实施例的制造半导体器件的方法过程示例的剖面图。
图15是根据第三实施例的制造半导体器件的方法过程示例的剖面图。
实施发明的最优模式
下面将参考附图来描述本发明的优选实施例。
需要注意的是，接下来说明的实施例是本发明的优选特定示例，因此其具有各种优选技术限制，但是本发明的范围并不局限于这些实施例，以至在下面的说明中没有限制本发明作用的描述。
<第一实施例>
图3是根据本发明第一实施例的半导体器件1结构的示例剖面图。需要注意的是，为便于查看，附图示出的层厚度基本相等，但是本发明并不局限于这种层厚度的比例。
半导体器件1由例如GaAs衬底12的半导体衬底形成，其上形成有缓冲层14以及用来构成晶体管沟道的沟道层16。
在沟道层16上形成有GaAs层17，作为本实施例特征的扩散停止层。GaAs层17的细节将稍后进行说明。GaAs层17其上堆叠有扩散层18。扩散层18可以很容易地以例如p型杂质Zn的载流子进行扩散。杂质被选择性地扩散直至预设的扩散深度。
与现有技术类似，扩散层18通过例如InGaP层来代替AlGaAs层形成。在InGaP层18上形成有作为绝缘膜的SiN膜20。此外，在InGaP层18上形成有由SiN膜20绝缘的栅电极24、源电极21以及漏电极23。在栅电极24下面形成的扩散层的InGaP层18具有选择性扩散在其中的载流子，也就是，例如，p型杂质Zn，以形成掺杂区域25并由此形成栅极。
这里，GaAs层17与形成在它上面的InGaP层18相比，具有较慢的杂质扩散速度。因此，当在InGaP层18中选择性扩散的杂质到达扩散停止层的GaAs层17时，扩散就会被迅速抑制。换言之，GaAs层17会抑制杂质从InGaP层18的扩散。作为结果，杂质扩散的深度可以被精确控制。若杂质扩散的深度采用这种方法进行精确地控制，则包括这些栅极24的p型栅极FET(场效应晶体管)的阈值电压就可以被精确地控制。
上述说明了半导体器件1的结构，接下来将参照图3说明制造该半导体器件的方法的示例。
图4至图7是根据本实施例的制造半导体器件的方法过程示例的剖面图。此处，将描述制造p型栅极FET(场效应晶体管)的步骤。
首先，如图4所示，例如，GaAs衬底12形成有GaAs层的缓冲层14，而缓冲层14形成有用以构成沟道的沟道层16。缓冲层14及沟道层16通过外延生长等形成。
接着，如图5所示，通过外延生长等，在沟道层16的上表面形成作为本实施例特征的扩散停止层的GaAs层17。
此外，如图6所示，通过外延生长等，在GaAs层17的上表面形成作为扩散层示例的InGaP层18(载流子掺杂层)，其与GaAs层相比具有更快的杂质扩散速率。然后，InGaP层18具有沉积于其上表面上的SiN膜20，用于形成选择性扩散掩模。
然后，如图7所示，SiN膜20形成有孔22a，对应于场效应晶体管(FET)的栅极等。
由孔22a所暴露的InGaAs层18的上表面具有例如在约600℃的温度下选择性扩散于其中的p型杂质Zn，用以形成掺杂区域25并由此形成栅极结构。此处，p型杂质在InGaP层18中扩散。扩散在具有比InGaP层18更慢的扩散速率的扩散停止层GaAs层17中停止。因此，杂质的扩散在扩散层InGaP层18中表现得很快，扩散在下面的扩散停止层GaAs层17中表现为迅速地停止。结果，半导体器件1可以通过单次扩散而控制为掺杂区域25中一致的杂质扩散深度，并且，举例来说，可以当在同一晶片上制造于中心部分与制造于周围部分时具有一致的阈值电压。
进一步地，换言之，在扩散停止层GaAs层17中，杂质浓度远离扩散层InGaP层18而下降。因此，半导体器件1可以控制为在形成于扩散层InGaP层18的掺杂区域25中一致的杂质扩散深度，并具有一致的阈值电压。
最后，如图3所示，由孔22a所暴露的InGaP层18上形成有栅电极24等，以及p型栅极FET。
图8是扩散时间与扩散深度的特性示例图。在图8中，扩散停止层DSL的GaAs层17形成为例如约200nm，而扩散层DL的InGaP层18形成为例如约300nm。横坐标显示了扩散时间tD，而纵坐标显示了厚度dD。
根据上述特性，举例来说，直到扩散时间10[A.U]，杂质在扩散层DL的InGaP层18中深扩散。在扩散时间10[A.U]附近时，它到达扩散停止层DSL的GaAs层17。然而，可以理解，即使杂质经过了长时间的扩散，例如超过了扩散时间10[A.U]，在扩散停止层中杂质扩散的深度并未变深。因此，根据上述制造半导体器件1的方法，可以比过去更为精确地控制扩散深度进行。结果，通过上述方法制造的半导体器件1的阈值电压变得一致，并使产量提高。
在本实施例中，扩散停止层17由具有比扩散层18更慢的杂质扩散的层形成，并具有远离扩散层18一侧逐渐下降的杂质浓度。因此，根据本发明的半导体器件1可以控制为在形成于扩散层18的掺杂区域25中一致的杂质扩散深度，并可以具有一致的阈值电压。
此外，通过采用Zn作为杂质和采用GaAs层作为扩散停止层17，从扩散层18作为杂质的Zn的扩散变慢且扩散变得困难。
根据本实施例，可以通过单次扩散，实现在扩散层InGaP层18中一致的杂质扩散深度，获得期望的阈值电压，并提高产量。
<第二实施例>
图9是根据第二实施例的半导体器件1a的结构的示例剖面图。
根据本实施例的半导体器件1a与如图3所示的根据第一实施例的半导体器件1，采用基本相同的方式成形，因此，相同的结构被指定以与图3中共同的标注，且将说明省略。接下来将着重于不同之处进行说明。
此外，根据本实施例的半导体器件的制造方法与如图4至图7所示的、根据第一实施例的半导体器件的制造方法，其过程基本相同，因此，相同的过程被指定以与图4至图7中共同的标注，且将说明省略。接下来将着重于不同之处进行说明。
根据本实施例的半导体器件1a具有GaAs衬底12，其上形成有缓冲层14以及用来构成晶体管沟道的沟道层16。沟道层16形成有作为扩散停止层的GaAs层17，而GaAs层17其上堆叠有扩散层18。InGaP层18形成有作为蒸发防止层的AlGaAs层19，而AlGaAs层19形成有作为绝缘膜的SiN膜20。此外，AlGaAs层19形成有由SiN膜20绝缘的栅电极24、源电极21以及漏电极23。在栅电极24下面形成的蒸发防止层AlGaAs层19和扩散层InGaP层18具有选择性扩散在其中的载流子，例如，p型杂质Zn，以形成掺杂区域25并由此形成栅极。
半导体器件1a与根据第一实施例的半导体器件1的区别在于，举例来说，在栅电极24等和SiN膜20，以及InGaP层18之间提供有蒸发防止层GaAs层19。注意到，例如，蒸发防止层可以为AlGaAs层。蒸发防止层可以防止扩散层中含有的元素由于制造半导体器件的加热步骤而蒸发。由此，可以维持扩散层与扩散停止层的杂质扩散速率的关系。
半导体器件1a通过上述方法构成。接下来，将说明制造该半导体器件的方法的示例。
图10和图11是根据本实施例的制造半导体器件的方法过程示例的剖面图。注意到，根据本实施例的半导体器件的制造方法与如图4至图6所示的、根据第一实施例的半导体器件的制造方法相同，所以仅主要描述不同之处。
举例来说，GaAs衬底12形成有GaAs层的缓冲层14，缓冲层14形成有用以构成沟道的沟道层16。然后，沟道层16形成有作为扩散停止层的GaAs层17。接着，GaAs层17形成有作为扩散层的InGaP层18，其与GaAs层相比具有更快的杂质扩散速率。缓冲层14、沟道层16、扩散停止层17、以及扩散层18采用例如外延生长来形成。
如图10所示，在通过外延生长形成InGaP层18之后，通过外延生长，扩散层InGaP层18形成有蒸发防止层GaAs层19。然后，采用类似于如图7中所示的方法，在蒸发防止层GaAs层19上形成SiN膜20。
之后，如图11所示，在约600℃的温度下，SiN膜20被用作在蒸发防止层GaAs层19和扩散停止层InGaP层18中，例如p型杂质Zn的选择性扩散的掩模。
此时，杂质由InGaP层18扩散。当到达扩散停止层GaAs层17时，杂质扩散迅速停止。因此，如图11所示，InGaP层18等形成有掺杂区域25。然后，采用与第一实施例中相同的方法，蒸发防止层GaAs层19形成有栅电极24等。
在根据本实施例的半导体器件中，举例来说，与将扩散停止层17制作成例如GaAs层的情况相比，通过由包含AlGaAs层的层形成扩散停止层17并使用Zn作为杂质，能够改善耐电压效应。
此外，蒸发防止层19可以防止扩散层18中含有的元素在制造半导体器件加热时的蒸发。因此，半导体器件具有一致的阈值电压。举例来说，可以采用GaAs层作为蒸发防止层19，以防止扩散层18的元素蒸发，并使得阈值电压一致。更进一步地，还可以采用AlGaAs层作为蒸发防止层19。与将蒸发防止层19制作成例如GaAs层的情况相比，通过采用AlGaAs层作为蒸发防止层19，能够改善耐电压效应。
根据本实施例，可以显示出与第一实施例基本相同的效果。此外，蒸发防止层的GaAs层19可以防止扩散层中含有的元素，例如，InGaP层18中的P，在制造半导体器件1a过程中加热时的蒸发。因此，半导体器件1a具有一致的阈值电压并可以提高产量。
<第三实施例>
图12是根据本发明的第三实施例的半导体器件1b的结构的示例剖面图。
半导体器件1b与如图3所示的、根据第一实施例的半导体器件1基本相同地构成，因此，相同的结构被指定以与图3中共同的标注，且将说明省略。接下来将主要解释不同之处。此外，根据本实施例的半导体器件的制造方法与如图4至图7所示的、根据第一实施例的半导体器件的制造方法，其过程基本相同，因此，与第一实施例相同的过程被指定以与图4至图7中共同的标注，且将说明省略。接下来将主要解释不同之处。
根据本实施例的半导体器件1b具有GaAs衬底12，其上形成有缓冲层14以及用来构成晶体管沟道的沟道层16。沟道层16其上堆叠有GaAs层17。GaAs层17形成有扩散层InGaP层。InGaP层18形成有n型GaAs层19a。n型GaAs层19a形成有孔，通过该孔暴露至少部分的InGaP层18。暴露的InGaP层18形成有掺杂区域25。掺杂区域25形成有栅电极24并形成有栅极结构。此外，n型GaAs层19a形成有作为绝缘膜的SiN膜20，以及形成有由SiN膜20绝缘的源电极21和漏电极23。
在半导体器件1b中，不同于根据第一实施例的半导体器件1，举例来说，在栅电极24等和SiN膜20，以及InGaP层18之间提供有GaAs层19a(n型GaAs层)。此外，在形成于GaAs层19a的孔中提供有栅电极24。
接下来，将说明制造半导体器件1b的方法的示例。
图13至图15是根据本实施例的制造半导体器件的方法的过程示例剖面图。注意到，根据本实施例的半导体器件的制造方法与根据图4至图6的第一实施例的半导体器件的制造方法相同，所以仅主要描述不同的部分。
首先，GaAs衬底12形成有缓冲层14，而缓冲层14形成有用以构成沟道的沟道层16。然后，沟道层16形成有作为扩散停止层的GaAs层17，而GaAs层17形成有作为扩散层的InGaP层18。
在形成InGaP层18之后，如图13所示的扩散停止层InGaP层18形成有例如n型GaAs层19a。接着，GaAs层19a形成有SiN膜20。在用于形成FET(场效应晶体管)栅极的部分，通过反应离子刻蚀(RIE)除去SiN膜20。然后，在SiN膜20处形成的孔所暴露的GaAs层19a处，例如，在约600℃的温度下选择性扩散p型杂质Zn。在这种情况下，由于表面为GaAs层，因此施加高蒸汽气压的As气压。
如果使Zn扩散预设的时间，则Zn就会以大于扩散停止层的扩散速率，穿过GaAs层19a到达InGaP层18。由于Zn在InGaP层18中快速扩散，因此在扩散到达扩散停止层GaAs层17时表现为停止。因此，根据制造该半导体器件的方法，Zn的扩散深度可以由与外延生长所控制的厚度相等的厚度所控制。
接下来，如图14所示，暴露的GaAs层19a进行刻蚀以形成孔。
然后，如图15所示，在孔中沉积用以形成FET栅极的金属。作为欧姆电极，InGaP层18形成有例如AlGeNi，以形成栅电极24。通过这些步骤，形成了如图12所示结构的半导体器件1b。
根据本实施例，可以表现出与第一实施例基本相同的效果。此外，如果利用Zn的扩散深度控制来形成FET的栅极，可以更精确地控制阈值电压。
本发明并不局限于上述实施例。
例如，在上述实施例中，p型杂质Zn图示为杂质，但是本发明并不局限于此。即使应用其他杂质也可以获得类似的效果。更进一步地，附图示出了半导体器件各层的材料，但本发明并不局限于上述这些材料，并可以加以适当地改变。
此外，上述实施例的结构中的部分可以被省略或是以不同于上述的方式进行组合。举例来说，沟道层16也可以制作成AlGaAs/InGaAs的双掺杂异质结构。另外，它还可以是AlGaAs/GaAs的单异质结构的HEMT(高电子迁移率场效应管)。而且，沟道层可以是n-型InGaAs的掺杂沟道结构。
如上所述，根据本发明，可以提供半导体器件，通过单次扩散使其在形成于扩散层的掺杂区域中具有一致的杂质扩散深度，并获得期望的阈值电压，并且能够提高产量，以及制造该半导体器件的方法。
工业应用性
本发明的半导体器件可以应用于IC、LSI、以及其他半导体器件。
制造本发明的半导体器件的方法可以应用于制造IC、LSI、以及其他半导体器件中的用于将阈值电压控制为期望值的步骤中。
附图标记
1、1a、1b、101 半导体器件
12、112 GaAs衬底(半导体衬底)
14、114 缓冲层
16、116 沟道层
17 GaAs层(扩散停止层)
18 InGaP层(扩散层)
19 GaAs层(蒸发防止层)
19a n型GaAs层
20、120 SiN膜(绝缘膜)
21、121 源电极
22a 孔
23、12 漏电极
24、124 栅电极
25、125 掺杂区域
118 AlGaAs层(扩散层)