背景技术
数字照相是二十世纪出现的最令人激动的技术之一。利用适当的
硬件和软件(以及一些知识)，任何人都可以把数字照相的原理付诸
实践。例如，数码相机就处于数字照相的前沿。近来的产品推介、技
术进步和价格降低，以及电子邮件和万维网的出现都使数码相机成为
最热门的消费电子产品之一。
但数码相机与传统胶片相机的工作方式不同。实际上，它们更接
近于计算机扫描器、复印机或传真机。大部分数码相机使用图像传感
器或光敏器件如电荷耦合器件(CCD)或互补金属氧化物半导体(CMOS)
来读出景物。光敏器件对从景物反射的光起反应并把该反应的强度转
换为等效的数字形式。例如，使光经过红、绿和兰滤波器可以测定每
个单独色谱的反应。当通过软件估算并组合这些读出时，数码相机可
以确定图像的每个像素的特定彩色。由于图像实际上是数字数据的总
和，因此可以容易地将其下载到计算机中并将其处理得具有更强的艺
术效果。
正如B.Fowler等人的U.S.Pat.No.5,461,425，“具有像素电
平A/D转换的CMOS图像传感器”中描述的一样，许多数字成像应用都
希望把模-数转换(ADC)与面型图象传感器结合在一起。这种结合有
助于降低系统成本和功耗并提高系统性能。在把ADC与区域图像传感
器结合的不同方案当中，像素电平ADC有希望实现功耗最低、最简单
最具便携性并可定量设计。U.S.Pat.No.5,461,425中描述的ADC
方法是基于一阶∑-Δ(sigma delta)调制，它的优点是只需要非常简
单且稳定的电路。另外，如果使用每个像素单元直接提供的数字值，
则数字值的读数会非常大。
因此，在U.S.Pat.No.5,461,425公开的图像传感器的体系结
构中，每个像素或每组像素均包含一个ADC，从而使从该像素到传感器
阵列外围设备的读出被完全数字化。通常，读出电路是ROM或单端
SRAM。这种电路包括传感器阵列内的像素和像素输出位线。一个晶体
管被用作缓冲读出晶体管，另一个晶体管被用作选择晶体管，它由通
常被标记为WORD的信号来控制。
在位线的另一端是读出放大器，它用于检测像素的数字读出。由
于一个大的像素阵列通常需要许多这样的读出放大器，所以希望这些
读出放大器高速、低噪声、高功效。
在过去设计的图像传感器中(例如，见ISSCC94)，读出放大器是
单端的，为的是节省像素面积，但位线在电源线之间，即在Vdd到Gnd
(即接地)间摆动。这种整条线的摆动产生噪声并消耗大量的功率。
因此最好能够提供一种诸如供图像传感器使用的稳定的读出放大
器，其特征是高速、低噪声和高功效。
附图说明
通过考虑下面的描述、所附权利要求和附图将更好地理解本发明
的这些及其它特征、方面和优点，其中：
图1A是表示可在其中实施本发明的CMOS图像传感器或光敏芯片
的框图；
图1B是表示被模化为电流源和电容器的光电二极管的框图；
图2是表示如U.S.Pat.No.5,461,425中所述的数字像素传感
器的体系结构的框图；
图3是表示一种图像传感器的框图，该图像传感器包括一阈值存
储器、一时间索引存储器、一分离数据存储器和一控制器，其中每个
存储器和该数字像素传感器均被集成到同一个传感器中；
图4是表示典型读出传感器的构成的方框示意图；
图5是表示根据本发明一个实施例的具有哑基准单元的读出放大
器的方框示意图；
图6是表示根据本发明一个优选实施例的包括用于产生基准电压
的装置的读出放大器的方框示意图；
图7是一种数字电路的示意图，在该数字电路中，成比例的MOSFET
被串附在一起以产生基准电压；
图8A是表示根据本发明一个优选实施例的电阻梯的示意图；并且
图8B是表示根据本发明另一个同样优选实施例的电阻梯示意图。
具体实施方式
为了全面地理解本发明目前的优选实施例，本发明以下的详细描
述陈述了一些特定的细节。但本专业技术人员应当明白，本发明也可
以在不使用本文陈述的特定细节的实施例中实施。为了避免无谓地增
加理解本发明的难度，本文没有对熟知的方法、处理过程、元件和电
路进行详细地描述。在本文中，参考“一个(one)实施例”或“一个
(a)实施例”意味着结合该实施例描述的特定特征、结构或特性可被
包括在本发明的至少一个实施例中。在说明书的各处出现的短语“在
一个实施例中”并不是必须完全指同一个实施例，也不必是与其它实
施例相互排斥的单独或另选的实施例。另外，表示本发明的一个或更
多个实施例的处理流程图或示意图中的方框顺序(如果有的话)并不
一定表示任何特定的顺序，也不表示对本发明的任何限制。
在下面的讨论中，在参考附图时，相似的数字在几张图中指的是
相似的部件。图1A表示在其中实施本发明的图像传感器或光敏芯片
100。图像传感器100可用在诸如数码相机这样的图像捕获设备中以用
于静态或视频照相，并产生数字图像数据。通常在CMOS这样的衬底上
制造的光敏芯片100包括以阵列形式排列的多个光检测器。对于彩色
应用来说，选择传输滤波器的马赛克以对准这些光检测器中的每个检
测器的方式重叠，从而使第一、第二和第三选择性光检测器组可分别
检测三个不同的色域，如可见光谱的红、绿和兰色域。光敏芯片100
中的光检测器数通常决定由其产生的数字图像的分辩率。水平分辩率
是行102中的光检测器数的函数，垂直分辩率是列104中的光检测器
数的函数。
这些光检测器每一个都包括一个光敏元件，它在曝露于光中时产
生电信号。通常，光敏元件是光电二极管或在CMOS传感器中的光栅
(photogate)。图1B表示光电二极管120，它被模化为电流源122
和电容器124。当一复位信号应用到复位端130时，电容器124通过晶
体管128被完全充电并接近Vcc，此时，光电二极管120准备好进行光
积累。需要指出，电容器124实际上被充电至Vcc-Vt，其中Vt是晶体
管128两端的电压。为了简便起见，设Vt近似为零。
一旦复位信号减弱，即电压电平改变，光积累便开始。随着越来
越多来自光126的入射光子射到光电二极管120的表面上，电流源122
的电流增加。电容器124开始通过电流源122放电。通常，光电二极
管为了较高的光子强度而收集较多的光子，结果，电阻器122的电阻
减小。因此产生较快的放电信号Vout。换言之，源自Vout的信号与射
到光电二极管120上的入射光子成正比。这个信号在本文中也被称作
电信号或像素电荷信号。也可任选地采用电路130来把电信号Vout增
强至一个希望的电平，以使其输出即像素电荷信号有效地耦合至下面
的电路。
图像传感器的操作包括两个处理过程：
·如上所述的光积累过程；和
·读出过程。
这两个处理过程每一个都持续一个受控的时间间隔。在光积累过
程中，每个光检测器被初始化以积累入射光子，并且该积累结果被反
射以作为像素电荷信号。在光积累过程之后，光检测器开始读出处理，
在该过程中，每个光检测器中的像素电荷信号经读出电路读出到数据
总线或视频总线。进行光积累处理的时间段被称作曝光控制或电子快
门，它控制每个光检测器积累的电荷多少。
图2与U.S.Pat.No.5,461,425的图1一样，并表示每个光检
测器14除了光敏元件之外还包括A/D转换器。每个光检测器均被称作
传感像素或传感元件或数字像素。这样做是为了表示此处的光检测器
包括模-数转换电路，这与通常在传统图像传感器中所见的包括光敏元
件并产生模拟信号的光检测器相反。另外，这里的像素单元不同于传
统的图像传感器，因为它输出数字信号，且读出这些数字信号的速度
比传统图像传感器中读出模拟信号的速度要快得多。因而，由此引出
的图像传感器被认为是数字像素传感器(DPS)。本发明的优选实施例
正是基于这种体系结构，即传感器元件包括光敏元件和模-数转换电
路。
图2的图像传感器在单个集成电路芯片10上形成。该图像传感器
的核心12包括一个二维光检测元件阵列，每个元件均连接一个专用
A/D转换器，该转换器输出表示光检测元件的模拟输出的比特流。光检
测元件与A/D转换器的结合构成了一个像素单元14。每个像素单元14
均包括相同的电路。芯片10上的数字滤波器16被连接用来接收来自
每个像素单元14的数字流，并把每个数字流转换为表示由相应像素单
元14检测到的256级光强之一的8-比特字节。
在操作中，图像被聚焦于图像传感器核心12上，从而使聚焦图像
的不同部分照射到每个像素单元14上。每个光检测元件包括一个光电
晶体管，其导电性与照射到该光电晶体管基极的光强有关。流经该光
电晶体管的模拟电流因而对应于照射到该光电晶体管的光强。来自核
心12的所有光电晶体管的模拟信号被同步转换为串行比特流，这些串
行比特流从利用通用时钟驱动器18进行时钟驱动的专用A/D转换器输
出。一个时间周期即一帧周期的串行比特流则可由滤波器16(芯片上
或芯片外)处理，从而导出表示照射到光电晶体管上的光强的信号。
在每个时钟周期之后，一个比特被锁定在每个像素单元14中的每
个A/D转换器的输出中。为了在每个时钟周期之后把像素单元14产生
的每个比特传送到滤波器16，每行的像素单元14使用行解码器20来
按顺序寻址，直到所有行的像素单元14都被寻址为止。一旦寻址每一
行，被寻址行中的每个像素单元14的1-比特输出被耦合到相应的位线
22。滤波器16处理来自每个像素单元14的比特流以产生与在该帧周
期照射到相应像素单元14上的平均光强相对应的每个像素单元14的
8-比特值。这些8-比特值随后可使用适当的多路复用器或移位寄存器
从芯片10输出，并临时存储在位图存储器24中。存储器24则可被用
作帧缓冲器，其中存储器24中的光强值被按顺序寻址以用于控制监视
器中相应像素的光输出。
在图2的特定实施例中，假设使用六十四个独立的滤波器16来把
六十四个位线22上输出的比特流转换为8-比特值。在核心12的输出
端的多路复用器可把所需的滤波器数减至诸如十六个。滤波器16与存
储器24优选的交互作用如下。就在一行的像素单元14被寻址之后，
控制电路26立即使用行解码器20产生的地址获取存储在存储器24中
的被寻址行的每个像素单元14的以前(或过渡)的8-比特值，并把这
个先前的值装入64个滤波器16中将要接收来自该像素单元14的新比
特的一个合适的滤波器中。传统的存储器寻址技术和电路可用于此处
理过程。在被寻址像素单元14中的相应A/D转换器的单个比特输出随
即被应用到包含该像素单元14先前的8-比特值的六十四个滤波器16
的相应之一中。每个滤波器16则利用新的单个信息比特更新以前的8-
比特值，从而产生一个新过渡值。在控制电路26的控制之下，由每个
滤波器16产生的目前更新的8-比特值随即被送回到存储器24中。
参考图3，该图表示根据本发明一个实施例的基于数字像素传感器
的图像传感器300。数字像素传感器302可根据U.S.Pat.No.
5,461,425或U.S.Pat.No.5,801,657来执行，并输出表示景物的一
个或更多个图像的数字信号。读出放大器和锁存器304耦合至数字像
素传感器302以便于从数字像素传感器302读出数字信号。根据本发
明的图像传感器300还包括存储阈值的存储器306(本文称作阈值存储
器)、存储时间索引值的存储器308(本文称作时间索引存储器)、和
足以容纳来自传感器302的一帧图像数据的数字或数据存储器310。
根据本发明的一个实施例，假设传感器302为N*M个像素的传感
器并具有k-比特。这样，阈值存储器306的大小就为N*M比特，且时
间索引存储器308的大小就是N*M*m比特，其中m是时间分辩率。传
感器302目前优选的像素分辩率在10比特时为1000*1000。这样，阈
值存储器306就是一兆比特的存储器，时间索引存储器308在时间索
引被设置为T、2T、4T和8T时是两兆比特的存储器(即2-比特分辩率)，
并且数字存储器306的大小优选为至少1.2兆字节。
在此，本发明涉及一种稳定的读出放大器，举例来说，它可供DPS
图像传感器使用(虽然并不限于这种传感器，也不以任何方式限于诸
如结合图1-3讨论的这类传感器，在此，仅仅是为了通过使用本发明
目前优选的实施例的图示和例子来描述本发明，但这些传感器包括了
利用其实施本发明的已有技术设备)，它的特征是高速、低噪声和高
功效。
图4是表示典型读出放大器配置的方框示意图。在CMOS数字像素
传感器(DPS)的图像传感器中，每个像素或每组像素均包括一个
ADC140，这样一来，从该像素到传感器阵列外围设备的读出完全被数
字化。通常，像素中的读出电路与ROM或单端SRAM中的读出电路类似。
这种电路包括传感器阵列(未示出)中的一个像素和一个像素输出位
线141。晶体管M1起到缓冲读出晶体管的作用，晶体管M2起到选择晶
体管的作用，它由通常被标记为WORD的信号控制。
在位线的另一端是检测像素的数字输出的读出放大器142。由于一
个大的像素阵列通常需要许多这样的读出传感器，所以希望读出放大
器高速、低噪声且高功效。
本发明目前优选的实施例包括每个像素的单端位线、小摆幅位线
检测、再生读出放大器和使用精确模拟基准的基准发生。特别是，本
发明提供的技术基本上不同于目前的技术水平，这是因为基准发生使
用精确的模拟基准被认为在目前通常包括纯数字元件的读出放大器中
是未知的。
本发明的另一个主要特征是晶体管数和经过每个像素的金属线可
以减少并可以最少。这样就允许进一步减小像素区。
尽管在ISSCC94中使用的是线间(rail-to-rail)摆动的位线，
但本发明目前优选的实施例使用的是像素本身具有单端读出的如
150mV的小摆幅位线。为了使读出放大器在该配置中可靠地工作，本发
明提供一伪差分(pseudo-differential)以使诸如地线反弹和耦合
(such as ground bounce and coupling)的系统噪声的影响最小。
如图5所示，在相关技术中已知的一种方法是使用具有哑基准单
元的读出放大器。在这个电路中，读出放大器包括多个交叉耦合反相
器，每个反相器均由选择线SE控制。
图5中的电路省去了熟知的预充电电路，这是因为进行读出放大
器设计的专业技术人员容易理解本发明的这个方面。
哑基准单元150的驱动能力仅为常规单元的一半。在图5所示的
电路中，输入inb被设置为一。这实际上是产生了读出放大器142的
伪差分输入。因此，如果输入in＝1，则晶体管M6的源极“bit”的
放电比SE1的源极“bit”快两倍。当“bit”与“bit”的差达到一个
特定电平时，如70mV时，读出放大器可被起动以增加两个位线之间的
差。在这种情况下，存取晶体管M5、M6在读出放大器被起动之前截止
以降低位线摆动。如果输入in＝0，则“bit”不变，但“bit”放电，
最终，“bit”与“bit”的差达到一个特定电平。此时，读出放大器被
起动以便增大这个差值。
图5的电路有一些局限性。例如，为了使伪差分电路稳定地工作，
哑单元的配置必须接近于常规单元。这样做是非常困难的，因为哑单
元位于传感器阵列的边缘，因而远离传感器阵列中心附近的像素。由
于读出路径的长度不同，因此难以使常规单元与其哑单元匹配。
通过产生与位线上的电压相比较的基准电压，而不是以哑像素产
生“bit”，本发明目前优选的实施例可解决上述问题。参见图6。在
本发明的这个实施例中，只要基准电压REF可由基准电压发生器180
精确产生并适合其环境，那么就可以产生想要的读出放大器。例如，
基准电压REF可设置为0.9Vdd(或Vdd-0.1)。如果输入in＝＝1，
则在读出期间，位线最终低于Vdd-0.1的REF，如降至-0.2，即200mV
的摆幅，在这种情况下，起动读出放大器可产生正确的输出。
产生精确的模拟基准REF是困难的。大部分存储读出放大器的设
计试图使用一种数字电路，在该数字电路中，成比例的MOSFET被串附
在一起以产生正确的电压(见图7)，其中标称输出约为0.5Vdd。但
是，由于处理过程不完善且Vt不匹配，所以产生的输出并不精确。
本发明的优选实施例用模拟电路来解决REF产生的问题。这种方
法尤其适用于模拟电路已经可用的混合信号芯片中。
目前实施的本发明包括两种不同的技术，通过这两种技术可以产
生REF(见图8A和8B)。
一种方法是使用电阻梯(resistive ladder)180A(图8A)，其
中两个或更多个电阻181、182串附在两条电源线如Vdd和Gnd之间。
由于只需考虑比例问题，所以这些电阻可由多晶(poly)制成，也可
以是阱器件(当通过深亚微米(deep sub-micron)处理生产时，阱电
阻器具有非常好的质量)。这些器件的制造对于本专业技术人员来说
是熟知的。因此，为了产生0.9Vdd，只需使两个电阻的比例为1∶9即
可。
第二种方法180B(图8B)是使用带隙183来产生非常稳定的模拟
电压。在半导体材料中，带隙是电子从价电子带迁移至导带所需的最
小能量，在导带中，电子的移动更加自由。在许多混合信号电路中，
为了其它用途已经使用了带隙产生的处理。在这种情况下，带隙电路
可容易地应用到读出放大器。带隙电路产生独立于电源和处理过程的
DC电压或电流，并且具有明确定义的相对于温度的特性。当参考vdd
时，带隙电路产生如300mV的DC电压，即，它产生稳定的Vdd-0.3v。
当Vdd反跳时，模拟信号随之反跳。当传感器阵列较大时，最好使电
流路由通过该电路并产生部分接近读出放大器的适当电压。
本发明已经在某种特定程度上进行了充分详细的描述。本专业技
术人员可以理解，本发明实施例的公开仅仅是以实例的形式进行的，
在不背离所要求的本发明范围和宗旨的情况下可寻求对部件组合和配
置的大量变化。相应地，本发明的范围由所附的权利要求而不是前面
的实施例描述来定义。