用于封装包括邻近有源区的空腔和 相关结构的集成电路器件的方法 【发明领域】
本发明涉及集成电路领域，更具体地说，涉及封装集成电路器件的方法和结构。发明背景
在无线通信装置如蜂窝无线电话中使用集成电路。特别是，普遍地使用包括用高速半导体材料如砷化镓(GaAs)和/或磷化铟(InP)制造的射频(RF)电路的集成电路(IC)器件。
按照常规，这些RF-IC器件通常被密封在塑料封装内，所述RF电路被塑料覆盖。但是，常规塑料封装可能增加降低RF电路性能的寄生电容。尤其是，用在这些常规封装中的塑料可能具有4或者更高的介电常数。
因此，已经开发了用于RF-IC器件的封装以从RF电路中去除塑料。尤其是，已经提出了包括安在RF-IC器件上的预先模制的支架和盖的封装。预先模制的支架安装在RF-IC器件的表面上，而预先模制的支架中地开口使RF电路露出来。盖安装在预先模制的支架上以盖住这个开口。
但是，由于分开地形成预先模制的支架和盖，然后将其装在各个RF-IC器件上，所以这种封装可能复杂并且昂贵，这是所不希望的。而且，预先模制的支架和盖可能使RF-IC器件增加不希望的重量。
因此，在本领域中仍然存在对改进的集成电路封装和方法的需求。发明概述
因此，本发明的一个目的是提供用于形成集成电路封装及相关结构的改进方法。
本发明的另一个目的是提供用于形成具有改进的性能的集成电路封装和相关结构的方法。
本发明又一个目的是提供用于形成具有提高的效率的集成电路封装和相关结构的方法。
按照本发明，通过以下步骤来达到这些和其他目的：在衬底表面上形成介质支架层，其中介质支架层包括暴露衬底的有源区的至少一部分的开口；以及在介质支架层上设置盖住有源区的暴露部分保护层，由此在保护层和有源区之间形成空腔。空腔通过减小寄生电容可为衬底上的射频电路提供改进的性能。另外，通过在衬底上形成介质支架层可以降低制造和安装分开的预先模制部分的成本和复杂性。
更具体地说，形成介质支架层的步骤可包括：在包括有源区的衬底表面上形成连续的介质层；以及从有源区上去掉连续的介质层的一些部分以形成介质支架层的开口。由此可以在衬底上用光刻技术形成介质支架层。而且，可以同时在多个集成电路器件的公共晶片上形成介质支架层。
介质支架层可以是具有在0至4的范围内的介电常数的材料层，进一步减小寄生电容。更具体地说，介质支架层可以由诸如聚酰亚胺、聚酯、苯并环丁烷(benzocyclobutane)、聚四氟乙烯、硅有机树脂、环氧树脂、热塑性塑料或者热固性树脂的材料构成。保护层可包括介质带层和在介质带层与介质支架层之间的粘合剂层。因此，可以用与带自动粘接中所用那些类似的技术来单独形成保护层。
另外，衬底可包括在其表面上的输入/输出焊盘，并且输入/输出焊盘最好是被介质支架层露出来。而且，介质支架层可以环绕着露出的输入/输出焊盘。而且，保护层可包括从其伸出的导电迹线，并且保护层的导电迹线可以与输入/输出焊盘联接。还可以在衬底对面的保护层上设置焊料块，其中，焊料块与至少一条导电迹线电连接。由此，可以在集成电路器件与下一层衬底如印刷电路板之间提供电和机械互连。
衬底的有源区可以包括射频电路、混合信号电路、高速数字电路或者高速模拟电路，并且通过设置与其相邻的空腔可以提高电路的性能。如上所讨论的，空腔可以减小邻近空腔的有源区中电路的寄生电容。另外，衬底可以包括高速半导体材料如砷化镓(GaAs)或磷化铟(InP)。衬底还可包括诸如硅(Si)或者硅锗(SiGe)的材料。附图简介
图1是按照本发明能在其上形成集成电路封装的集成电路的俯视图。
图2A-2E是说明按照本发明形成集成电路封装的方法的各步骤的剖视图，其中图2A-2E的剖视图是沿图1的剖面线2得到的。
图3是图2E的完成的集成电路封装的俯视图。
图4A-4B是说明按照本发明形成集成电路封装的可供选择的方法的各步骤的剖视图。
图5是图4的完成的集成电路封装的俯视图。详细描述
现在，将参照附图在下文中更加全面地描述本发明，在附图中表示出本发明的最佳实施例。但是，本发明公开可以用许多不同的形式来实施，不应该将其理解为仅限于本文给出的实施例；而且，提供这些实施例是为了使本公开彻底和全面，并且能充分地把本发明的范围转达给本专业的技术人员。在附图中，为清楚起见，把各个层和区域的厚度放大了。本专业的技术人员还应该明白，当称某一层在另一层或者衬底“上”时，它可能是直接在另一层或者衬底上，或者还可出现插入层。
图1是包括在衬底的有源区23上的射频电路(RF)21的集成电路(IC)器件的俯视图。这种IC器件还包括输入/输出焊盘25A-B、27A-B和29A-B。这种集成电路器件可用于无线通信装置如蜂窝无线电话。在图2A-E中表示出形成图1的IC器件的封装所用的方法的各步骤，其中每个剖视图均是沿图1的剖面线2-2得到的。
如图2A所示，在衬底31上形成连接到输入/输出焊盘25A-B的有源区。具体来讲，衬底可包括高速半导体材料如砷化镓(GaAs)或者磷化铟(InP)。另一方面，衬底可含有硅(Si)或者硅锗(SiGe)。虽然把有源区23表示成高于衬底31表面，但是这样做是为了说明，本专业的技术人员应该明白有源区23的一些部分可以高于衬底31表面，有源区23的一些部分可以与衬底31表面齐平，和/或有源区23的一些部分可以在衬底31表面之下。
然后在包括有源区23和输入/输出焊盘25A-B的衬底31的表面上形成介质层33，如图2B中所示。介质层33最好具有相对较低的介电常数，介质层33的介电常数最好是4或者更低。具体来说，介质层33可以是诸如介电常数分别约为3、4、2.7和1.8的聚酰亚胺、聚酯、苯并环丁烷或者聚四氟乙烯材料层。介质层33还可以是诸如硅胶、环氧树脂、热塑性塑料或者热固性树脂材料层。
可以采用本专业的技术人员已知的各种技术中的任何一种在衬底31的表面上形成介质层33。例如，可以把介质层33旋涂在衬底31上，或者可以在衬底31上淀积介质层33。而且，在把晶片切割成分开的集成电路器件之前，可以在公共晶片上的多个集成电路器件上同时形成介质层33。因此，可以在单个步骤中在多个集成电路器件上高效率地形成介质层。
然后把介质层33形成图案以形成介质支架层33A，如图2C所示。具体来讲，把介质层33的部分去掉，使得介质支架层33A暴露出包括RF电路21的有源区23和输入/输出焊盘25A-B、27A-B和29A-B。虽然未明确表示，但是衬底的其他有源区可被介质支架层33A覆盖。
可以用已知的光刻掩模和蚀刻步骤使介质层形成图案。例如，可以在介质层33上形成光致抗蚀剂掩模，并且用或者干式等离子体或者湿式蚀刻来蚀刻(去掉)介质层的暴露部分。或者，可以使用诸如铝的金属的硬掩模。在使介质层33形成图案后可以去掉掩模层，留下介质支架层33A，如图2C中所示。
可以不用单独的掩模层而直接使介质层33形成图案。具体来讲，介质层33可以是光可定义材料，可以把该材料选择性地暴露于辐射中并且显影，留下介质支架层33A，如图2C中所示。例如，聚酰亚胺、聚酯和苯并环丁烷是光可限定的。
如同在公共晶片上的多个集成电路器件上形成介质层33，可以在公共晶片上的多个集成电路器件上同时使介质层33形成图案。因此，可以在公共衬底上的大量集成电路器件上高效地形成介质层33并使之形成图案。
如图2D中所示，分开形成的保护层34与所述集成电路器件对准。这种保护层包括介质带35、粘合剂层37以及导电迹线39A和39B。如所示，导电迹线39A和39B对应于输入/输出焊盘25A和25B。可以用类似于在带自动粘接中所用技术的技术，使保护层形成加上粘合剂层的带。因此，可以在公共带上形成多个保护层。
例如，可以通过设置介质带层、并且在其上形成导电迹线39A和39B来形成保护层。然后可以把粘合剂层37喷涂或者旋涂在介质带层上。然后使介质带层和粘合剂层37形成图案以暴露导电迹线39A和39B的部分以与各个输入/输出焊盘25A-B粘接，形成如图2D所示的介质带35。
保护层34粘附在介质支架层33A的相应部分上，如图2E所示。可以用与带自动粘接中所用那些类似的技术来装上保护层。粘合剂层37提供保护层34与介质支架层33A之间的粘接。另外，可以用焙烧和/或固化步骤来增加保护层与集成电路器件之间的粘附力。或者可以在处理中稍后的点来执行焙烧和/或固化步骤。因此，在包括RF电路21的有源区23附近形成了空腔41。另一方面，保护层34可以不用粘合剂层而与介质支架层33A粘接。例如，介质支架层33A和/或介质带35的回熔特性加上固化步骤可以提供粘附力。
又如图2E中所示，导电迹线39A和39B与各个输入/输出焊盘25A和25B相粘接。导电迹线可以在保护层固定在介质支架层33A上的同时与输入/输出焊盘相粘接。或者，可以在固定保护层之后焊接导电迹线。具体来讲，可以用丝焊工具如在带自动粘接中所用的丝焊工具来焊接导电迹线。
一旦把保护层固定在集成电路器件上，可以在介质带上形成或者在其上装上焊料块43A和43B。如所示，穿过介质带35的连接孔提供了焊料块43与各个导电迹线39A和39B之间的电连接。焊料块提供了集成电路器件与下一层衬底如印刷电路板之间的电和机械连接。或者，可以在与集成电路器件装在一起之前在保护层34上形成焊料块。
图3中示出图2E的完成的结构的俯视图。图3表示介质带35上的焊料块43A和43B，以及暴露导电迹线39A和38B的部分的介质带层中的开口。这些开口还暴露了与导电迹线39A和39B相邻的衬底31的部分。除了图2E中所示的导电迹线39A和39B和焊料块43A和43B，图3还表示出附加的焊料块45A、45B、47A和47B以及相应的导电迹线49A、49B、51A和51B。由此图3的保护层提供了扇入结构，其中每个输入/输出焊盘在其各自的焊料块与器件边缘之间。
另一方面，可以提供如图4A-B和5中的扇出结构。图4A-B和图5分别对应如上所讨论的图2D-E和图3。具体来讲，形成包括衬底31、有源区23、输入/输出焊盘25A和25B以及介质支架层33A的集成电路器件的步骤与形成图2D的集成电路器件所用的步骤相同。但是，包括介质带层35’，粘合剂层37’和导电迹线39A’和39B’的保护层34’设置了扇出结构。具体来讲，焊料块43A’和43B’在各个输入/输出焊盘25A和25B与集成电路器件边缘之间。如上面参照图2D和2E所讨论的，不用粘合剂层可以把保护层连接在介质支架层上。图5的俯视图表示附加的焊料块45A’、45B’、47A’和47B’以及附加的导电迹线49A’、49B’、51A’和51B’。而且，按照本发明，可以形成既包括扇入结构又包括扇出结构的封装。
由此本发明的方法和结构形成了邻近包括射频电路的集成电路器件的有源区的空腔。由此可提高射频电路的性能。另外，通过在集成电路器件上形成介质层并且使集成电路器件上的介质层形成图案，无需把预先模制的部件装在衬底上。因此可以降低形成封装的成本和复杂性，并且还可以减小成品结构的高度。具体来讲，可以形成具有数微米左右的厚度的介质层，并且形成图案，与可能具有百分之几密耳左右的厚度的预先模制部件形成对比。而且，可以在公共晶片上的多个集成电路器件上同时形成构成图案的介质支架层，这进一步降低了成本和复杂性。
在附图和说明书中，已经公开了本发明的具有代表性的最佳实施例，尽管用到具体的条件，但仅在一般意义上使用，而不是为了限制，本发明的范围由下列权利要求书给出。