自组织生长均匀有序半导体量子点阵列的方法 技术领域
本发明涉及自组织生长半导体量子点，特别是通过在半导体衬底表面制作隔离单元来控制自组织生长半导体量子点位置和大小的方法。
背景技术
自组织生长方式因可以制得晶格完整，没有缺陷并且尺寸很小的半导体量子点而吸引了越来越多的注意，成为一个国际上非常活跃的研究领域。制作实用化的量子点器件要求控制量子点的位置和大小，但是由于半导体外延生长过程初期成核的随机性和后续的熟化生长过程，通过自组织生长方式在衬底表面形成的量子点的位置与大小难以控制。采用在衬底表面刻蚀凹槽或者凹坑地方法使原子在这些地方优先成核可以在一定程度上控制量子点的位置，但是这种方法仍然无法控制量子点的大小。
发明内容
技术问题：本发明的目的是提供一种通过在半导体衬底表面制作隔离单元自组织生长均匀有序半导体量子点阵列的控制方法。
技术方案：本发明主要是利用了隔离单元将衬底表面上的吸附原子海分割成一个个独立的小区域，使得吸附原子不能在隔离单元之间移动。量子点将优先在隔离单元内成核，一个隔离单元内只有一个量子点。如果一个隔离单元内的量子点生长较快，那么它将较多地消耗单元内的吸附原子，降低吸附原子海的化学势，造成生长速度的下降；反之，如果一个隔离单元内的量子点缩小，单元内的吸附原子海将接收较多的原子而抬高化学势，阻止量子点的缩小，并能够随着吸附原子海化学势的增高，量子点的变化将从缩小转为长大。这样就抑制了量子点的熟化生长，从而达到了控制量子点的位置和大小的目的。
为了实现以上目的，本发明的的具体工艺步骤如下：
1.在半导体衬底表面沉积一层厚度在50nm以下的介质薄膜，衬底材料可以是硅、III-V族和II-VI族化合物半导体，介质薄膜材料可以是氧化物、氮化物；
2.利用电子束光刻与反应离子刻蚀的方法将介质薄膜制作成隔离单元阵列，其中每个单元为圆形或正方形，其周长小于360nm，腐蚀过程中留下的相邻单元之间的介质薄膜作隔离墙，隔离墙的最小厚度应在80nm以下；
3、利用分子束外延(MBE)或金属有机物化学气相淀积(MOCVD)工艺在半导体衬底表面的每个隔离单元内生长量子点；
4、用化学湿法腐蚀的方法去除量子点之间的隔离墙，从而在半导体表面形成排列规则、大小均匀的半导体量子点阵列。
此时，衬底表面上只有量子点阵列。
有益效果：这种方法可以利用现有的半导体微细加工工艺和外延生长工艺控制量子点的位置、大小，制备排列规则、大小均匀的半导体量子点阵列，为制作高性能的量子点器件打下良好的基础。利用隔离单元自组织生长排列均匀、大小有序的半导体量子点阵列的工艺是为了提高自组织生长量子点的可控性。它包括在半导体衬底表面的介质膜上制作隔离单元，量子点在隔离单元内成核、生长以及去除隔离墙的工艺。应用这种技术可以控制自组织生长过程中量子点的位置和大小，避免量子点成核的随机性以及熟化生长过程带来的量子点大小的不一致性。这种方法可以适用于多种半导体材料。
具体实施方式
实施例1：在本例中，我们以在硅衬底上生长锗量子点为例来说明如何实现本发明。具体步骤如下：
1.利用等离子增强化学气相淀积(PECVD)的方法在硅衬底上淀积一层厚度在50nm以下的二氧化硅薄膜；
2.通过电子束光刻与反应离子刻蚀的方法将二氧化硅薄膜制作成隔离单元阵列，每个隔离单元可以是圆形或正方形，其周长应小于360nm；
3.采用分子束外延的方法在衬底上均匀沉积锗原子；
4.外延工艺完成后，用化学湿法腐蚀的方法去除衬底上的二氧化硅。
实施例2：在本例中，我们以在砷化镓衬底上生长铟镓砷量子点为例来说明如何实现本发明。具体步骤如下：
1.用利用等离子增强化学气相淀积(PECVD)的方法在砷化镓衬底上沉积一层厚度在50nm以下的二氧化硅薄膜；
2.通过电子束光刻与反应离子刻蚀的方法将二氧化硅薄膜制作成隔离单元阵列，每个隔离单元可以是圆形或正方形，其周长应小于360nm；
3.采用金属有机物化学气相沉积的方法在砷化镓衬底上均匀沉积铟镓砷量子点；
4.外延工艺完成后，用化学湿法腐蚀的方法去除衬底上的二氧化硅。