0.35μm LDMOS高压功率显示驱动器件的设计方法 【技术领域】
0.35μm LDMOS高压功率显示驱动器件的设计方法，属于高压功率显示驱动器件制作技术领域，尤其是设计有机发光二极管OLED(Organic Light Emission Diode)黑白、彩色显示屏用的高压功率显示驱动技术领域。
背景技术
经检索，国家知识产权局网中，相似领域的专利为TFT(Thin Film Transistor)LCD(LiquidCrystal Display)驱动电路。电压最高达70V左右，电流为毫安级。个别专利涉及PDP(PlasmaDisplay Panel)驱动电路，高压80V，单管输出电流40mA。
未见有关OLED驱动电路方面的授权专利。
图1是2002年文章“High-Voltage Device for 0.5μm Standard CMOS Technology”报道的，利用标准0.5μm CMOS工艺制造HV-NMOS高压器件，击穿电压可达100V。栅氧化层100，沟道长度3μm，漂移区Ldd＝6.5μm。需在标准0.5μm CMOS工艺基础上增加两块掩膜版和两次离子注入。图1，是论文提供的器件结构图，其中，Sub为沟道衬底引出端，Ldd为漂移区二极管长度，Lg为栅覆盖漂移区的几何参数。HV-PMOS器件尚未见研究报告。
上述技术方案适合于高压小电流LCD驱动电路。3μm沟道将显著降低器件的跨导。要提高电流输出，必须加大沟道宽度，从而加大器件总面积。长沟道，长漂移区将使器件饱和压降增加，功耗加大，降低电流驱动能力。
国内文章“PDP选址驱动芯片的HV-CMOS器件设计”以0.6μm标准CMOS工艺为基础，设计了PDP显示驱动高压器件，单管高压80V，N管输出电流40mA。高压输出管沟道1.5μm，漂移区7.5μm，N管栅氧化层为200，P管1600。文章介绍的技术方案适合于中电流(40mA)PDP显示驱动电路。
根据图2和文章给出的工艺流程来看，高压N管是典型的DMOS(Doublediffused MOSFET)器件，而不是文中提到的LDMOS(Lateral Double diffusedMOSFET)。另外，HV-PMOS使用1600的厚栅氧化层，与低压管200氧化层相差甚远，增加了工艺难度，降低了器件跨导。
现有OLED驱动电路采用了2μm常规沟道和漏扩展技术或DMOS技术，高压功率驱动器件的击穿电压20-40V，实际工作电压大多在15-30V之间。
由此可见：
1).现在能查到的专利和文献关于显示驱动电路中，高压输出管设计制造的报道，都采用了普通双扩散DMOS器件，沟道长度为1.5～3μm，使用漂移区(drift)、轻搀杂漏(LDD)和扩展漏(EDMOS)等结构驱动电流在40mA或以下。
2).以上结构的缺点：
a.沟道长，跨导低，单位沟道宽度的电流小。
b.双阱扩散难以缩短沟道长度，现有长度为1.5～3μm。
c.因工作电流大(150mA)，器件数量多(100以上)，管芯总面积过大。
【发明内容】
本发明的目的在于提供一种用于OLED显示屏的，驱动电流大、管芯面积小，导通电阻低地，与0.5μm CMOS工艺兼容的，0.35μm LDMOS高压功率显示驱动器件的设计方法。
本发明的特征在于：它是一种与0.5μm标准CMOS工艺兼容的，自对准0.3-0.4μm量级沟道、横向扩散LD-NMOS器件的设计方法，它依次含有以下步骤：
(1)在N型硅片上，分区形成P型和N型深阱，典型值4-6μm；
(2)P阱内，注磷形成N漂移区，典型剂量3.5-7.5E12，典型结深0.8-2μm；
(3)选择性场氧化4500，在硅片其他部分上，形成厚度为100的栅氧化层；
(4)淀积多晶硅，然后进行磷扩散搀杂；
(5)刻蚀形成硅栅电极，栅电极在P阱和阱内的N漂移区交界处，典型覆盖P阱和N漂移区分别为0-1μm和1-2μm；
(6)在多晶栅电极的P型区一侧，注入硼杂质，典型剂量为2-4E13，横向扩散自对准形成0.3-0.4μm量级的沟道；
(7)N管注磷，在硅栅两侧形成N型轻搀杂漏区，即LDD和侧墙，与0.5μm低压CMOS同时进行；
(8)在多晶栅电极的P型区一侧，注入磷杂质，典型剂量为3E15，形成源电极；
(9)在源电极外侧，注入硼杂质，典型剂量2E14，形成沟道衬底接触区；
(10)沟道衬底接触区和源区，形成N+、P+相间的布局。
(11)在上述N漂移区中，在距离沟道边沿2-5μm的地方，注入剂量为3E15的磷杂质，形成漏接触区，同时形成2-5μm漏漂移区；
(12)在金属化时，将源区和沟道衬底接触区短接，在源、漏、栅金属化，并合金退火后，形成LD-NMOS器件。见图3和图10。
2. 0.35μm LD-PMOS高压显示驱动器件的设计方法，其特征在于，它是一种与0.5μm标准CMOS工艺兼容的自对准0.3-0.4μm量级沟道、横向扩散LDPMOS器件的设计方法，它依次含有以下步骤：
(1)在N型硅片上，分区形成P型和N型深阱，典型值4-6μm；
(2)在N阱上，注硼形成P阱，典型剂量3.5-7.5E12，典型结深0.8-2μm；
(3)选择性场氧化4500，在硅片其他部分上，形成厚度为100的栅氧化层；
(4)淀积多晶硅，然后，扩磷搀杂；
(5)刻蚀形成栅电极；
(6)在多晶硅栅电极的N区一侧，注入N型杂质磷，典型剂量为2-4e13，横向扩散、自对准形成0.3-0.4μm量级的沟道；
(7)P管注硼，在硅栅两侧形成P型轻搀杂漏区，即LDD和侧墙，与0.5μm低压CMOS同时进行；
(8)在多晶栅电极的N区一侧，注入典型剂量为1E15的硼杂质，形成P+源区；
(9)在源区外侧，注入磷杂质，典型剂量2E15，形成N+沟道衬底接触区；
(10)N+沟道衬底接触区和P+源区间形成N+、P+相间的布局；
(11)在上述P阱中，在距离沟道边沿2-5μm的地方，注入典型剂量为1E15的硼杂质，形成P+漏接触区，同时形成2-5μm长度的P型漏漂移区；
(12)在金属化时将源区和沟道衬底接触区短接，在源、漏、栅金属化并合金退火后，形成LD-PMOS器件。见图4和图10。
实验证明，它可以做到：
用于OLED的驱动电路，其驱动电流能力可达1～2mA/μm，比现有的高压驱动电流能力100～200μA/μm高一个量级，面积减少50-60％以上。
驱动级工作电压15～30V，LDNMOS管驱动电流150mA，导通电阻小于20Ω，面积比现有器件明显缩小。与标准0.5μm CMOS工艺兼容。
LDPMOS器件工作低压15～30V，驱动电流无特殊要求。
附图证明
图1.现有的HV-NMOS结构图。
图2.现有的普通DMOS器件结构图。
图3.0.35μm LD-NMOS器件结构图。
图4.0.35μm LD-PMOS器件结构图。
图5.4个0.35μm LD-NMOS单元并联组成的驱动器件外观图。
图6.源区设计示意图。
图7.单元器件平面图和光刻版示意图。
图8.0.35μm LDNMOS工艺模拟结果(SILVACO Athena)示意图。
图9.0.35μm LDNMOS虚拟器件击穿特性(SILVACO ATLAS)曲线图。
图10.0.35μm LDPMOS和LDNMOS工艺流程示意图。
图11高压LDMOS器件和低压0.5μm CMOS兼容示意图。
图12.OLED用的驱动电路原理图。
具体实施方式：
本发明采用LDMOS结构，与0.5μm标准CMOS工艺兼容，设计制造高压功率驱动级的驱动管，可显著增加电流驱动能力，缩小管芯面积，降低导通电阻。
实施实例：
图5是4个0.35μm，LD-NMOS单元并联组成的驱动器件实际使用的版图(为清楚起见，栅掉一些细节)。其中单元器件沟道长度为L＝0.35μm，总宽度W＝160μm，栅氧化层dox＝100，开启电压VT＝0.7V。在栅电压VG＝4V时，漏电流ID＝1mA/μm。160行驱动阵列，单元面积28×40＝1120μm2，总面积160×28×40＝4480×40μm2。根据需要可改为160×14×80＝2240×80μm2排列。后一种排列，导线电流密度达1.6×106/cm2，但由于占空比小于0.01，本方案可行。
LDPMOS的平面图和剖面结构图类似，只是搀杂不同。最重要的差别是P管的沟道总宽度约为20μm，是N管的1/8，因它不需承担太大的电流。
图6是源和沟道衬底的引线接触区的布局图。N+为源接触区，P+为沟道衬底接触区。
图7为0.35μm LDMOS单元器件平面图和光刻版示意图，参见图5方框内图形(转90度)。其中，D为漏区，G为多晶栅，虚框为沟道杂质注入区，中间部分为图6所示。
图8是LDNMOS器件的工艺仿真图。即用实际使用的工艺作为输入条件，进行工艺仿真后得到的虚拟器件剖面图(SILVACO，ATHENA工艺仿真软件)。
由图可知，它具有0.35μm的沟道，漂移区长2.5μm结深0.8μm。
基本工艺参数条件：
(1)P阱表面浓度5E15/cm3 (5)沟道注硼剂量4e13/cm2，40KeV
(2)漂移区注磷4E12，(6)源漏N+注入：注磷剂量1e15/cm2，40KeV 40KeV
(3)场氧：4900
(7)P+注入：注硼剂量5e14/cn2，40KeV
(8)N基片
(4)栅氧：100
图9是对虚拟器件件测试的结果，图中显示，击穿电压为30V。与实际测试结果相符。
图10为0.35um LDPMOS和LDNMOS工艺流程示意图。分步骤说明器件制造工艺流程和器件结构形成过程。
图11说明了高压LDMOS器件和低压0.5μm CMOS兼容示意图。
图12的虚线部分是一个用于OLED驱动的基本电路。P3、N3分别是PMOS和NMOS驱动管，组成驱动级。