双埋层结构的绝缘体上的硅材料、制备及用途 【技术领域】
本发明提出了一种应用于光电子集成的绝缘体上的硅(SOI)材料以及制备这种材料的方法，为SOI光电子器件的单片集成提供了衬底材料，属于光电子集成技术领域。
背景技术
绝缘层上的硅(SOI)材料是微电子学领域一种极有希望的重要材料，可以实现集成电路中元器件的绝缘隔离，从根本上消除体硅CMOS电路中的寄生闩锁效应，从而使芯片具有高速、低功耗、耐高温、抗辐照等优点，SOI技术被国际上公认为“21世纪地硅基集成电路技术”。在光通信领域，由于硅在光通信波长范围内是透明的，硅与二氧化硅的折射率差别很大，因此基于SOI材料的光波导器件具有低损耗、结构紧凑、双折射效应小等优点。此外，SOI光波导器件与成熟的硅微电子加工工艺完全兼容。因此，同时具备光子学和电子学的优异性能的SOI材料，将成为制备光电子集成系统芯片(SOC)的主流材料。
SOI技术由于其独特的优越性在微电子领域有十分广泛的应用范围。然而，不同用途或者结构的SOI器件对器件层厚度的要求从几十个纳米到十几个微米，是各不相同的：例如高电压下工作的SOI器件通常需要厚膜硅层(＞1μm)的SOI衬底，而全耗尽SOI器件要求衬底的硅膜厚度甚至小于0.1μm(www.SiGen.com；J.P.考林基，SOI技术-21世纪的硅集成电路技术，科学出版社，1993)。对于SOI光开关、SOI光调制器、SOI阵列波导光栅等SOI光波导器件，则通常是以厚膜SOI材料为衬底的，要求导波层即顶层硅膜的厚度为几个微米乃至十几个微米(魏红振，余金中，张小峰等，SOI集成光电子器件，半导体光电，vol.22，no.1，p.7-11，2001；P.D.Trinh，S.Yegnanarayanan，B.Jalali，Silicon-on-insulator phased-arraywavelength multi/demultiplexer with extremely low-polarizationsensitivity，IEEE Photonics Technology Letters，vol.9，no.7，p.940-942，1997)。因此，为了实现SOI光电子器件的单片集成，制备能够同时提供不同厚度顶层硅膜的SOI衬底材料是十分必要的，以满足厚膜SOI光电子器件和薄膜SOI光电子器件对器件层厚度不同的要求。
目前最成熟并已商品化的SOI材料制备技术，主要有硅键合与背腐蚀技术(BESOI，Bond and Etched back SOI)和注入氧隔离技术(SIMOX，Separationby IMplanted OXygen)两种(J.P.Colinge，R.W.Bower，Silicon-on-insulator technology，MRS Bulletin，vol.23，no.12，p.13-15，1998；K.Izumi，History of SIMOX material，MRS Bul letin，vol.23，no.12，p.20-24，1998)。BESOI技术可以制备埋层和顶层硅厚度都很厚的厚膜SOI材料，但是键合后的减薄工艺导致其厚度的均匀性难以得到保证，即顶层硅膜的上表面的平整性不够理想。SIMOX技术通常可以获得高质量的薄膜SOI材料，其顶层硅厚度很薄，一般不超过400nm(S.Bagchi，S.J.Krause，P.Roitman，Dose dependence of microstructural development of buriedoxide in oxygen implanted silicon-on-insulator material，AppliedPhysics Letters，vol.71，no.15，p.2136-2138，1997)；不过可以通过成熟的硅外延生长技术增加顶层硅厚度，从而获得厚度均匀、界面平整的厚膜SOI材料。因为波导表面不平整引起的波导界面畸变散射是光波导器件重要的光散射机理，所以基于BESOI SOI衬底材料的光波导器件通常具有相对较大的光传输损耗，因此相对而言SIMOX技术制备的SOI衬底材料更适合应用于光电子集成(Marcuse，D.，Light transmission optics，Van NostrandReinhold，1982；B.Jalali，S.Yegnanarayanan，T.Yoon，et al.，Advancesin silicon-on-insulator optoelectronics，IEEE J.Selected Topics inQuantum Electronics，vol.4，no.6，p.938-947，1998)。但是，无论是BESOI技术还是SIMOX技术制备的单一连续埋层结构的SOI衬底材料的顶层硅厚度都是单一的，不能同时满足不同类型SOI光电子器件单片集成时对器件层厚度的不同要求。
鉴于常规结构的SOI衬底材料的不足，本发明人提出了一种具有双埋层结构的SOI衬底材料的构思以及制备这种结构材料的方法，使之能够同时提供不同厚度的顶层硅膜，从而可进一步满足SOI光电子集成技术的需要。
【发明内容】
本发明提出了一种用于光电子集成的绝缘体上的硅(SOI)材料及制作方法，其特征在于：该材料具有双埋层结构，其中下埋层为连续的绝缘埋层，上埋层为不连续的图形化绝缘埋层。在存在上埋层的SOI局部区域，顶层硅的厚度为0.05～0.4μm，满足部分SOI器件对器件层厚度的要求；而在不存在上埋层的SOI局部区域，顶层硅的厚度为0.6～20μm，既满足部分SOI器件对器件层厚度的要求，同时也满足SOI光波导器件对导波层厚度的要求。本发明所制备的SOI材料为SOI光电子器件的单片集成提供了衬底材料。
本发明的目的可能性通过下面叙述的二种方中一种来实现的。
具体地说用于光电子集成的SOI材料的第一种制备方法是以注氧隔离(SIMOX)技术制备的具有连续埋层的SOI材料为衬底，再经硅气相外延生长获得较厚的单晶硅层，最后再采用图形化SIMOX工艺得到不连续的上埋层结构，从而制备了应用于光电子集成的SOI材料。具体的工艺步骤如下：
(1)气相外延生长单晶硅层。
利用SIMOX技术制备的具有连续埋层的SOI材料作为衬底，经过半导体标准清洗工艺进行清洗后，将衬底放入外延炉反应室内；在氢气气氛中，在1000～1200℃的温度范围内烘烤衬底0.5～1小时，以去除衬底表面的氧化层，同时改善衬底表面状况；采用SiCl4，SiHCl3，SiH2Cl2，或SiH4作为硅源进行单晶硅外延生长，具体反应过程分别如下：
(1150～1200℃)；
(1100～1150℃)；
(1050～1100℃)；
(1000～1050℃)；
外延生长温度为1000～1200℃，沉积速率为0.3～0.8μm/min，顶层硅的厚度控制在0.6～20μm范围内。外延生长时可以根据需要选择合适的掺杂源以制备不同类型的外延层(n型、p型或本征)，n型外延时可以通入稀释的PH3或AsH3，而制备p型外延时，则通入稀释的B2H6。
(2)光刻离子注入掩模。
在获得的厚膜SIMOX SOI材料上采用图形化SIMOX工艺，可以得到不连续的图形化上埋层，从而实现存在上埋层的具有薄顶层硅膜的SOI局部区域和不存在上埋层的具有较厚顶层硅膜的SOI局部区域在衬底材料上同时存在。
为了保护不生成上埋层结构的材料区域，需要足够厚的掩模以阻挡注入的离子。在获得的厚膜SIMOX SOI材料上生长或者沉积一层厚度为200～800nm的SiO2、Si3N4、多晶硅或金属等硬质薄膜作为离子注入掩模，采用光刻工艺在掩模上获得图形化的离子注入区域。
(3)低剂量离子注入。
氧离子注入是形成高质量图形化埋层的SOI材料的关键。由于图形化SIMOX工艺是氧离子局部注入，如果采用高剂量注入工艺参数则将在材料内产生大量的缺陷，并导致材料表面有很大的高度差(S.Bagchi，Y.Yu，M.Mendicino，et al.，Defect analysis of patterned SOI material，IEEEInternational SOI Conference，p.121-122，1999)。为了获得高质量图形化埋层的SOI材料，需要采用低剂量SIMOX技术，同时剂量与能量存在一个优化关系，以确保埋氧层的质量(J.Margail，J.Stoemenos，C.Jaussaud，et al.，Reduced defect density in silicon-on-insulator structuresformed by oxygen implantation in two steps，Applied Physics Letters，vol.54，no.6，p.526-528，1989；M.Chen，X.Wang，J.Chen，et al.，Does-energy match for the formation of high-integrity buried oxidelayers in low-dose separation-by-implantation-of-oxygen materials，Applied Physics Letters，vol.80，no.3，p.880-882，2002)。离子注入时，衬底温度为400～700℃，氧离子能量(E)为30～200keV，相应的优化剂量(D)为1.5～7.0×1017cm-2，剂量与能量间的优化公式表示为：D(1017cm-2)＝(0.035±0.005)×E(keV)。
注入的离子除O+外还可以是O2+、HO+、H2O+、N+、N2+等含氧或含氮的离子以形成SiO2、Si3N4或者它们的混合埋层。
(4)高温退火。
完成低剂量离子注入并且去除掩模之后，对衬底材料进行高温退火，退火温度为1200～1375℃，退火时间为1～24小时，退火气氛为Ar与O2或者N2与O2的混合气体，其中O2的体积含量可以为0.1％～20％。
在离子注入的区域内形成了连续的上埋层结构，顶层硅的厚度为0.05～0.4μm；而在无离子注入的区域内不存在上埋层结构，顶层硅的厚度仍为0.6～20μm。
本发明提供的第二种制备方法是以注氧隔离(SIMOX)技术制备的具有连续埋层的SOI材料为衬底，硅气相外延生长获得较厚的单晶硅层，采用常规SIMOX工艺得到连续的上埋层结构，再结合反应离子刻蚀技术以及硅选择性外延工艺将上埋层结构的连续状况转变为不连续的，经过化学机械抛光后，从而制备了应用于光电子集成的SOI材料。具体的工艺步骤如下：
(1)气相外延生长单晶硅层。
利用SIMOX技术制备的具有连续埋层的SOI材料作为衬底，经过半导体标准清洗工艺进行清洗后，将衬底放入外延炉反应室内；在氢气气氛中，在1000～1200℃的温度范围内烘烤衬底0.5～1小时，以去除衬底表面的氧化层，同时改善衬底表面状况；采用SiCl4，SiHCl3，SiH2Cl2，或SiH4作为硅源进行单晶硅外延生长，具体反应过程分别如下：
(1150～1200℃)；
(1100～1150℃)；
(1050～1100℃)；
(1000～1050℃)；
外延生长温度为1000～1200℃，沉积速率为0.3～0.8μm/min，顶层硅的厚度控制在0.6～20μm范围内。外延生长时可以根据需要选择合适的掺杂源以制备不同类型的外延层(n型、p型或本征)，n型外延时可以通入稀释的PH3或AsH3，而制备p型外延时，则通入稀释的B2H6。
(2)离子注入。
氧离子注入时，衬底温度为400～700℃，氧离子的能量为30～300keV，剂量为1.0×1017～2.5×1018cm-2。
注入的离子除O+外还可以是O2+、HO+、H2O+、N+、N2+等含氧或含氮的离子以形成SiO2、Si3N4或者它们的混合埋层。
(3)高温退火。
完成离子注入后，对衬底材料进行高温退火，退火温度为1200～1375℃，退火时间为1～24小时，退火气氛为Ar与O2或者N2与O2的混合气体，其中O2的体积含量可以为0.5％～80％。
经过以上工艺步骤后，衬底材料中形成了上、下两层连续的埋层结构，顶层硅的厚度为0.05～0.4μm。
(4)光刻反应离子刻蚀掩模。
为了实现具有薄顶层硅膜的SOI局部区域和具有较厚顶层硅膜的SOI局部区域在衬底材料上同时存在，可以通过反应离子刻蚀技术再结合硅选择性外延工艺，将已经获得的衬底材料的连续的上埋层结构转变为不连续的图形化上埋层结构。
为了保护保留上埋层结构的材料区域，需要足够厚的掩模以避免反应离子刻蚀。在获得的双连续埋层结构的SIMOX SOI材料上生长或者沉积一层厚度为400～600nm的SiO2或者Si3N4薄膜作为反应离子刻蚀掩模，采用光刻工艺在掩模上获得图形化的刻蚀区域。
(5)反应离子刻蚀。
利用反应离子刻蚀技术去除刻蚀区域内的顶部硅层和上埋层结构，刻蚀深度控制在部分进入上埋层结构下的硅膜为止，以免残留的上埋层影响下一步的单晶硅选择性外延。
(6)硅选择性外延生长。
将刻蚀掩模继续作为选择性外延掩模，从而除刻蚀区域外的其他区域表面都存在SiO2或者Si3N4薄膜；当外延生长单晶硅时，在SiO2或者Si3N4薄膜上无法获得单晶硅，因此单晶硅的生长区域仅为反应离子刻蚀获得的凹槽区域，从而实现了单晶硅的选择性外延。选择性外延生长的温度为850～1050℃，外延生长的气体源为硅烷加入适量的氯化氢气体或二氯硅烷，控制外延单晶硅的厚度与反应离子刻蚀所去除的材料厚度一致。
(7)化学机械抛光。
选择性外延所获得的衬底材料表面不平整，进行化学机械抛光使其平坦化。
本发明提供的双埋层结构的绝缘体上硅材料的两种制备方法中所选用的利用SIMOX技术制备的SOI衬底材料的连续埋层结构，即该材料的连续下埋层结构，可以是SiO2埋层、Si3N4埋层或者是它们的混合埋层。注入的离子除O+外还可以是O2+、HO+、H2O+、N+、N2+等含氧或含氮的离子以形成SiO2、Si3N4或者它们的混合埋层。
本发明提供的双埋层结构的绝缘体上硅材料为SOI光电子器件的单片集成提供了衬底材料
【附图说明】
图1为本发明提供的双埋层结构的绝缘体上硅材料结构示意图。
图2为应用于光电子集成的SOI材料的第一种制备方法的工艺步骤示意图。
(A)为具有连续埋层的SOI衬底材料的示意图；
(B)为硅气相外延后的示意图。
(C)为光刻出掩模后的示意图；
(D)为离子注入的示意图；
(E)为高温退火后的示意图；
图3为应用于光电子集成的SOI材料的第二种制备方法的工艺步骤示意图。
(A)为具有连续埋层的SOI衬底材料硅气相外延后的示意图。
(B)为离子注入的示意图；
(C)为高温退火后的示意图；
(D)为光刻出掩模后的示意图；
(E)为反应离子刻蚀后的示意图；
(F)为硅选择性外延并且经过化学机械抛光后的示意图；
在图中，1为具有连续埋层的SOI衬底材料；2为外延的单晶硅层；3为离子注入掩模；4为氧离子；5为注入到顶层硅中的氧；6为不连续的图形化上埋层；7为连续的下埋层；8为存在上埋层的SOI局部区域的顶层硅；9为不存在上埋层的SOI局部区域的顶层硅；10为高温退火后形成的连续的上埋层；11为反应离子刻蚀掩模；12为反应离子刻蚀的凹槽。
【具体实施方式】
下面的结合附图具体介绍实施例，有助于理解本发明的实质性特点和显著的进步伐，但本发明的实施决不仅局限于以下实施例。
实施例1
利用SIMOX技术制备的具有SiO2连续埋层的SOI材料作为衬底，(图2，A)经过半导体标准清洗工艺进行清洗后，将衬底放入外延炉反应室内；然后在氢气气氛中，在1180℃的温度下烘烤衬底40分钟，以去除衬底表面的氧化层，同时改善衬底表面状况。在外延时通入B2H6作为掺杂源，选用SiCl4作为硅源进行单晶硅P型外延生长，(图2，B)，外延生长温度为1180℃，沉积速率为0.7μm/min，外延后顶层硅的厚度为5μm。在获得的P型厚膜SIMOX SOI材料上氧化生长一层厚度为200nm的Si3N4膜作为离子注入掩模，采用光刻工艺在掩模上获得图形化的离子注入区域。(图2，C)采用低剂量离子注入，衬底温度为650℃，氧离子能量160keV，剂量为5.5×1017cm-2。(图2，D)去除掩模之后，在Ar+1.5％O2的气氛中对衬底材料进行高温退火，退火温度为1250℃，退火时间为4小时。最终制备了应用于光电子集成的SOI材料，(图2，E)其存在上埋层的SOI局部区域的顶层硅膜厚度为0.2μm，而其不存在上埋层的SOI局部区域的顶层硅膜厚度为5μm。制备的材料作为SOI光电子器件的单片集成用衬底材料
实施例2
利用SIMOX技术制备的具有Si3N4连续埋层的SOI材料作为衬底，(图3，A)经过半导体标准清洗工艺进行清洗后，将衬底放入外延炉反应室内；然后在氢气气氛中，在1130℃的温度下烘烤衬底1小时，以去除衬底表面的氧化层，同时改善衬底表面状况。采用SiHCl3作为硅源进行单晶硅本征外延生长，外延生长温度为1130℃，沉积速率为0.6μm/min，外延后顶层硅的厚度为10μm。注入氧离子，衬底温度为700℃，氧离子的能量为180keV，剂量为1.8×1018cm-2(图3，B)。在Ar+4.0％O2的气氛中对衬底材料进行高温退火，退火温度为1200℃，退火时间为20小时(图3，C)。在获得的双连续埋层结构的SIMOX SOI材料上沉积一层厚度为500nm的SiO2膜作为反应离子刻蚀掩模，采用光刻工艺在掩模上获得图形化的刻蚀区域(图3，D)，利用反应离子刻蚀技术去除刻蚀区域内的顶部硅层和上埋层结构，刻蚀深度为0.9μm(图3，E)。将刻蚀掩模继续作为选择性外延掩模，采用SiH4∶HCl＝10∶1的混合气体作为气体源进行单晶硅选择性外延生长，外延生长温度为950℃，单晶硅生长区域为反应离子刻蚀获得的凹槽，外延单晶硅的厚度也为0.9μm。完成选择性外延后，对获得的衬底材料表面进行化学机械抛光使其平坦化。最终制备了应用于光电子集成的SOI材料(图3，F)，其存在上埋层的SOI局部区域的顶层硅膜厚度为0.4μm，而其不存在上埋层的SOI局部区域的顶层硅膜厚度为10μm。(图1)