制造半导体器件的方法 【技术领域】
本发明涉及一种制造半导体器件的方法，更特指一种制造半导体器件的方法，其可在高电压区域形成厚栅氧化物膜、以及在单元区域形成薄遂穿氧化物膜。
背景技术
现将参考图1A至1D解释通常用于制造NAND型闪存器件方法，其在高电压区域形成厚栅氧化物膜，并且在单元区域(cell region)形成薄遂穿(tunnel)氧化物膜。
参考图1A，衬垫氧化物膜12、氮化物膜13与氧化物膜14是依序形成在半导体基底11上。此处，通过使用DCS-HTO，该衬垫氧化物膜12形成约50埃的厚度，氮化物膜13形成约200埃厚度，而氧化物膜14形成约100埃厚度。光致抗蚀(photoresist)膜(未显示)形成在已生成的结构上，以曝露高电压区域A且封闭单元区域B。依据使用光致抗蚀膜作为屏蔽的湿式蚀刻过程，移除在该高电压区域A内的该氧化物膜14与氮化物膜13。
如图1B中所示，通过预清洗过程移除在高电压区域A中的衬垫氧化物膜12、在单元区域B中移除氧化物膜14，且进行热氧化过程于所得到的结构上，具有约600埃厚度的栅氧化物膜15生长在该高电压区域中。
如图1C中所示，在单元区域B中残余的氮化物膜13被移除。因此，在高电压区域A中的栅氧化物膜15会部份凹进，使得栅氧化物膜15可留下约360埃的厚度。现将说明移除在单元区域B的氮化物膜13的过程。首先，通过使用图案晶片，进行使用BOE溶液的蚀刻过程与使用H3PO4的蚀刻过程，分别达1000秒与8分钟。通过在移除氮化物膜13之前与之后，测量在该高电压区域A内栅氧化物膜15的厚度，计算出使用BOE溶液的蚀刻比。在通过BOE溶液地蚀刻比计算出后，可设定用以移除主要批次氮化物膜13的条件，且移除氮化物膜13。这里，使用BOE溶液的过程时间范围是从900至1000秒。使用BOE溶液的湿式蚀刻在时间上相对较长。由于BOE湿式蚀刻设备的蚀刻比的变化，因此难以在控制该高电压区域A中残余栅氧化物膜15的厚度。此外，由于随时间变化的蚀刻比，因此不能直接进行移除主要氮化物膜的过程。因此，氮化物膜13是如上述方式移除。另一方面，当依据取样与主过程移除氮化物膜13时，整个过程时间增加约2小时。
如图1D中所述，在单元区域B中的衬垫氧化物膜12依据预清洗过程移除。此时，在该高电压区域A中的栅氧化物膜15部份凹进，使得栅氧化物膜15可留下约300埃的厚度。依据氧化过程，遂穿氧化物膜16是在该单元区域B生长至约75埃厚度。因此，在该高电压区域A中的栅氧化物膜15维持约350埃的厚度。
在通常方法中，需要花费相当长时间通过使用BOE溶液移除在该单元区域中残余的氮化物膜。此外，栅氧化物膜在该高电压区中完全凹进会有许多损失(约240埃)，且因此显示出低均匀性。
【发明内容】
本发明是关于制造半导体器件的方法，该方法通过依据主要过程无须进行取样过程移除在单元区域的残余氮化物膜，而能解决上述问题。
为了进行作为移除在该单元区域中残余氮化物膜的过程的主过程，而非取样及主过程，必须减少使用BOE溶液的蚀刻时间。为此，在该高电压区域中栅氧化物膜的生长厚度必须减少。在移除单元区域中氮化物膜的过程中，使用最佳BOE溶液的蚀刻时间是约120秒。此时，在高电压区域中的栅氧化物膜必须生长至约400埃的厚度。当使用BOE溶液的蚀刻过程与使用H3PO4的蚀刻过程分别进行120秒与12分钟时，依据移除氮化物膜的过程的最佳化条件，可依据主过程移除氮化物膜，无须进行取样过程。结果，当在减少高电压区域中的栅氧化物膜厚度后移除氮化物膜时，在该高电压区域中的栅氧化物膜可减少由BOE溶液造成的凹进，且因此改进栅氧化物膜的均匀性。
本发明的特点在于提供一种制造半导体器件的方法，包括下列步骤：依序形成半导体基底上的衬垫氧化物膜、氮化物膜与氧化物膜，且通过移除在高电压区域中的氧化物膜与氮化物膜曝露该衬垫氧化物膜；依据预清洗过程移除在该高电压区域中的衬垫氧化物膜，且移除在单元区域中的氧化物膜；依据第一氧化过程在高电压区域形成栅氧化物膜；通过进行使用预定蚀刻溶液的蚀刻过程及使用H3PO4分别达120秒与12分钟，移除在该单元区域中残余的氮化物膜，在高电压区域中的栅氧化物膜会部份凹进；依据预清洗过程移除在单元区域中的衬垫氧化物膜，在高电压区域中的栅氧化物膜会部份凹进；及依据第二氧化过程在单元区域中形成遂穿氧化物膜。
优选地，该栅氧化物膜形成约400埃的厚度。
优选地，依据湿式或干式方法的第一氧化过程在700到850℃的温度进行。
优选地，该蚀刻溶液是BOE溶液或HF溶液。
优选地，使用H3PO4的蚀刻过程是在100到160℃的温度进行。
优选地，在该高电压区域的栅氧化物膜是通过第二氧化过程部份生长。
【附图说明】
图1A至图1D是显示用以制造半导体器件的通常方法的持续步骤的剖面图，该方法在高电压区域形成厚栅氧化物膜及在单元区域形成薄遂穿氧化物膜；及
图2A至图2D是显示用以制造半导体器件的方法的持续步骤的剖面图，该方法依据本发明优选具体实施例，在高电压区域形成厚栅氧化物膜及在单元区域形成薄遂穿氧化物膜。
【具体实施方式】
现将参考附图详加说明依据本发明优选具体实施例制造半导体器件的方法。本发明已尽可能在所有附图及参考其或其类似者的说明中使用相同的参考数字。
图2A至图2D是显示制造NAND型闪存器件的方法的持续步骤的剖面图，该方法是依据本发明在高电压区域形成厚栅氧化物膜，及在单元区域形成薄遂穿氧化物膜。
参考图2A，衬垫氧化物膜22、氮化物膜23与氧化物膜24依序形成在半导体基底21上。此时，通过使用DCS-HTO，该衬垫氧化物膜22形成约50埃的厚度，氮化物膜23形成约200埃厚度，而氧化物膜24形成约100埃厚度。光致抗蚀膜(未显示)形成在已生成的结构上，以曝露出高电压区域A且封闭单元区域B。在该高电压区域A内的氧化物膜24与氮化物膜23是依据湿式蚀刻过程，使用该光致抗蚀膜作为屏蔽加以移除，因而曝露出衬垫氧化物膜22。
如图2B中所示，通过预清洗过程移除在高电压区域A中的衬垫氧化物膜22、移除在单元区域B中的氧化物膜24，并且在所得到的结构上进行氧化过程，栅氧化物膜25在该高电压区域A中生长至约400埃的厚度。在此是依据湿式或干式方法在700到850℃的温度进行该氧化过程。
如同在图2C中所示，在单元区域B中的残余氮化物膜23是通过进行使用BOE溶液的蚀刻过程，及使用H3PO4的蚀刻过程分别达120秒与12分钟移除。在此，在高电压区域A中的栅氧化物膜25会凹进约40埃，使得栅氧化物膜25留下约360埃的厚度。BOE溶液维持200∶1到300∶1的浓度。可使用HF溶液取代BOE溶液。此外，H3PO4的蚀刻过程是在100到160℃的温度下进行。
如图2D中所述，在单元区域B中的衬垫氧化物膜22是依据预清洗过程移除。此时，在高电压区域A中的栅氧化物膜25是部份凹进，使得栅氧化物膜25可留下约300埃的厚度。遂穿氧化物膜26是依据氧化过程在单元区域B中生长至约75埃的厚度。因此，在高电压区域A中的栅氧化物膜25维持约350埃的厚度。
如上所述，依据本发明，制造在高电压区域形成厚栅氧化物膜、并且在单元区域形成薄遂穿氧化物膜的半导体器件的方法，减少了过程时间且改进在高电压区域的栅氧化物膜的均匀性。该方法是通过在高电压区域生长栅氧化物膜至约400埃的厚度，且进行使用BOE溶液的蚀刻过程，及使用H3PO4分别达120秒与12分钟的蚀刻过程，以移除在单元区域中残余氮化物膜。
虽然本发明以附图中所示本发明的相关具体实施例加以描述，但不受其限制。本领域熟练技术人员应了解在不脱离本发明的精神与范畴下，可实施其各种替代、修改与变化。