有源像素传感器电路.pdf

本发明公开了一种像素电路，其包括：硅衬底，其具有将光强度转换为电压信号的光电二极管；和两个金属层，其布置在衬底上并具有像素控制电路。第一金属层包括行迹线和复位迹线，第二金属层包括列迹线和电压供应迹线。行迹线携带信号，该信号在读出阶段触发开关以将光电二极管耦合到列迹线，并在复位阶段将光电二极管处的电压清零。列迹线与在像素的CMOS阵列中的信号捕获电路接口，以捕获对应于各个光电二极管处的每一个电压电平的数字图像。

1.  一种像素捕获电路，包括：
像素捕获设备，其具有节点，且可操作以在所述节点将光强度转换为像素信号，所述像素信号代表所捕获的像素；和
携带行信号的行节点，其可操作以在读取所捕获的像素期间将所述节点耦合到列迹线，且可操作以在复位阶段将所述节点设定为预定信号电平。

2.  如权利要求1所述的电路，还包括携带复位信号的复位迹线，该复位迹线可操作以在读取所捕获的像素期间解除所述节点到行迹线的耦合。

3.  如权利要求2所述的电路，其中，所述像素捕获设备被布置在硅衬底上。

4.  如权利要求3所述的电路，其中，所述行迹线、列迹线和复位迹线被布置在不多于两个的导电层上，所述导电层布置在所述硅衬底上。

5.  如权利要求1所述的电路，其中，所述像素捕获设备包括光电二极管。

6.  如权利要求1所述的电路，其中，所述像素信号包括电压。

7.  如权利要求1所述的像素捕获电路，还包括：
衬底；
布置在所述衬底上的两个导电层；和
一个或多个导电路径，其可单独操作以携带所述行信号，所述每一个导电路径都布置在所述两个导电层的单独一个中。

8.  如权利要求7所述的像素捕获电路，其中，所述电路除了所述两个导电层之外，在所述衬底上不布置其他导电层。

9.  一种像素捕获电路，包括：
像素捕获设备，其具有第一和第二节点，所述第一节点耦合到第一供应节点；
第一晶体管，其具有控制节点、第一驱动节点和第二驱动节点，所述控制节点耦合到所述像素捕获设备的第二节点，并且所述第一驱动节点耦合到第二供应节点；
第二晶体管，其具有控制节点、第一驱动节点和第二驱动节点，所述第二晶体管的控制节点耦合到行节点，所述第二晶体管的第一驱动节点耦合到所述第一晶体管的第二驱动节点，所述第二晶体管的第二驱动节点耦合到列节点；和
第三晶体管，其具有控制节点、第一驱动节点和第二驱动节点，所述第三晶体管的控制节点耦合到复位节点，所述第三晶体管的第一驱动节点耦合到所述行节点，所述第三晶体管的第二驱动节点耦合到所述像素捕获设备的第二节点。

10.  如权利要求9所述的电路，其中，所述第一、第二和第三晶体管包括MOSFET晶体管。

11.  一种CMOS阵列，包括：
多个像素捕获电路，其成行成列设置，所述像素捕获电路包括：
像素捕获设备，其具有节点，且可操作以在所述节点将光强度转换为像素信号，所述像素信号代表所捕获的像素；和
携带行信号的行节点，其可操作以在读取所捕获的像素期间将所述节点耦合到列迹线，且可操作以在复位阶段将所述节点设定为预定信号电平。

12.  如权利要求11所述的CMOS阵列，还包括携带复位信号的复位迹线，该复位迹线可操作以在读取所捕获的像素期间解除所述节点到行迹线的耦合。

13.  如权利要求12所述的CMOS阵列，还包括第一导电层和第二导电层，在所述第一导电层中布置有所述行迹线和所述复位迹线，在所述第二导电层中布置有所述列迹线。

14.  一种系统，包括：
CMOS阵列，其具有：
多个像素捕获电路，其成行成列设置，所述像素捕获电路包括：
像素捕获设备，其具有节点，且可操作以在所述节点将光强度转换为像素信号，所述像素信号代表所捕获的像素；和
携带行信号的行节点，其可操作以在读取所捕获的像素期间将所述节点耦合到列迹线，且可操作以在复位阶段将所述节点设定为预定信号电平；以及
与所述CMOS阵列耦合的处理器，其可操作以便于在所述CMOS阵列的每一个像素中检测每一个列迹线处的电压信号。

15.  如权利要求14所述的系统，还包括耦合到所述处理器上的存储器，所述存储器可操作以存储所述像素信号。

16.  一种方法，包括：
积累一定量的光；
在像素节点上生成信号，所述信号具有与所积累的光量相关的电平；
响应于在第一控制节点上的第一控制信号，读取所述信号；以及
响应于在所述第一控制节点上的第二控制信号，复位所述像素节点处的信号电平。

17.  如权利要求16所述的方法，所述的读取所述信号还包括检测第二控制节点处的电平。

18.  如权利要求16所述的方法，其中，所述复位包括：
将第三控制节点处的电平设定为预定高电平；以及
使所述第一控制节点处的电平从预定高电平跳到预定低电平。

有源像素传感器电路
技术领域
本发明一般地涉及有源像素传感器的电路。更具体地说，本发明涉及能够降低CMOS像素阵列中金属和氧化物层的厚度和/或数量的像素捕获电路。
背景技术
数字照相机和其他成像设备一般具有设备阵列，例如布置在CMOS微芯片上用于捕获和存储图像的像素。每个设备及其相关电路将在图像的每个像素位置检测到的光强度转变为可以被数字化以用于存储、再现和处理的电压信号，这里，每个设备及其相关电路的组合通常被称为有源像素传感器(APS)。
图1是示出了传统三晶体管APS 100的一种实现的示意图，该APS将图像的一个像素数字化。在APS 100阵列中的像素的数量决定所捕获图像的分辨率。一般的APS 100像素包括三个晶体管120、121和122，以及设置在硅区上的光电二极管125，在所述硅区的上面设置了多个金属层。一般需要多个金属层是因为APS 100需要五条终端迹线(trace)以用于操作。这是因为，传统CMOS阵列上各个APS 100之间的宽度一般只允许足够的空间用于每个金属层两条终端迹线。所述五条终端迹线包括RESET(复位)110、PRESET(预置)111、V_dd 112、COLUMN(列)113和ROW(行)114。每个APS 100还包括GROUND(接地)115终端。通过使用控制器(未示出)在APS 100的每个控制终端以及与CMOS阵列中其他APS 100(未示出)相关联的所有其他接触点控制信号，就可以检测到并数字化照射到CMOS阵列的光强度，即图像。
图2是图1中APS 100的传统操作的时序图。APS 100的操作包括复位阶段200、积累阶段220和读出阶段240。下面将参照时序图描述这些阶段200、220和240中的每一个。
在得到图像之前，每个APS 100都必须首先在复位阶段200被“清零”。这是为了保证当光电二极管125开始积累光时，CMOS阵列(未示出)中的所有像素都具有相同的起始电压。在时间段201期间，APS 100处于前一个读出阶段240，因此(如下面关于读出阶段240的解释)，RESET 110迹线被设定为预定低电压电平(一般为0伏)，ROW 113和PRESET 111迹线被设定为预定高电压电平(一般为2.5到5.0伏)。在t2，RESET 110迹线被提高到高电压电平，使得晶体管121充当闭合开关。这样，节点130处的电压就等于PRESET 111迹线处的电压。节点130处地电压可能会导通晶体管122，但是可能流经晶体管122的任何电流都是不重要的，因为在COLUMN 113迹线上得到的任何信号直到下面所描述的读出阶段240才会被感应到。接下来，PRESET 111迹线被降为预定低电压电平，而RESET 110迹线仍处于高电压电平。这样，节点130处的电压变低，这导致与光电二极管125相关联的寄生电容(未示出)放电。最后，PRESET 111迹线被恢复为高电压电平以将光电二极管125的寄生电容充电到预定起始电压电平，从而完成复位阶段200。
接下来，在积累阶段220，在光电二极管125被复位后，RESET 110迹线在t3被设定为低电压，使得晶体管121关断。这时，光电二极管125就准备好暴露在来自将要捕获的图像的光中了。在预定时间段204期间，光电二极管125暴露在光中。众所周知，光电二极管125引发与照射它的光强度成比例的反向电流，从而使寄生电容部分地或完全地放电。
在预定积累时间段204后，开始读出阶段240。ROW 114迹线在t5被变为高电压电平，使得晶体管120变为闭合开关，而晶体管122充当源极跟随器(source follower)。这导致节点130处的电压(该电压代表在积累阶段220期间所检测到的光强度)将COLUMN 113迹线上的电压偏置到这个电压电平减去由晶体管122引起的V_GS压降。COLUMN 113迹线被耦合到恒流源(未示出)，使得节点130处的电压经由晶体管122将转变为COLUMN 113迹线上的相对应的电压。因为对于在其他APS 100中的所有晶体管122而言，晶体管122的电压阈值都是相等或近似相等的，所以V_GS压降的影响相抵，使得处理电路(未示出)基于COLUMN 113迹线上的电压来确定由APS 100捕获的像素处的光强度。
在图像捕获过程期间，对CMOS阵列中的各行APS 100(即像素)都重复上述的各个阶段。各行独立地循环，并且一般以滚动的方式进行上述循环。即，当第一行从复位阶段转变到积累阶段时，下一行就开始复位阶段。因此，当一行像素正在被读取时，其他像素行不会被读取。
图1的APS 100的一个问题是，每一个APS 100都需要五条终端迹线，如上所述。结果，对于CMOS阵列来说，一般至少需要三个金属层，在金属层中为每个像素的迹线(这里，每层两条)定路线。这些金属层一般被布置在有源硅区的上面，在该有源硅区上形成集成光电二极管125以及晶体管120、121和122。此外，这些金属层一般由用于绝缘的相对较厚的介电层分开。因此，传统的CMOS阵列一般包括由电介质分开的至少三个金属层。
图3是在传统CMOS阵列300中由APS 100占据的区域的图。由氧化物绝缘体315分开的三个金属层310、311和312，在每个光电二极管125上方都产生空腔(cavitity)320。这些空腔320会引起两个问题。首先，金属和氧化物层越厚、数量越多，就会阻挡越多的光到达CMOS阵列300中的光电二极管125。因此，随着金属和氧化物层厚度和数量的增加，CMOS阵列300的灵敏度下降。
其次，空腔320越高，入射光的入射角330就必须越靠近CMOS阵列300的法线，以到达如阴影区325所示的像素。因此，如果入射角330太大，那么光电二极管125就不能正确地捕获图像。此外，由于空间的限制，用于减小入射角的校正光学链(optical train)可能是不可行的。
因此，希望能够降低CMOS像素阵列中金属和氧化物层的厚度和/或数量。
发明内容
根据本发明的实施例，一种像素电路包括硅衬底，其具有光电二极管，用于将光强度转换为电压信号。像素电路还包括行迹线和复位迹线。行迹线在读出阶段期间触发开关以将光电二极管耦合到列迹线，并在复位阶段将光电二极管的电压清零。像素电路还包括电压供应迹线。只具有四条迹线的像素电路需要更少的金属层。
通过具有更少的金属层(例如，用于行迹线和复位迹线的第一金属层，以及用于列迹线和V_dd的第二金属层)，在捕获图像时，光将更容易到达光电二极管。即，所讨论的每个像素的空腔更浅了，因为只存在两个金属层而不是三个。因此，对于与每一个像素相关联的控制电路来说，具有更少的金属层是有利的。
具有更少的金属层的另一个优点是能够捕获更大入射角的光。因为在例如数字可拍照手机的应用中空间是有限的，所以在光源和CMOS像素阵列之间的光学校正链是不可行的。因此，与具有用于控制电路的更多金属层的传统的CMOS像素阵列相比，在具有更少金属层的CMOS像素阵列中，入射角可以更大。
通过参照下面结合附图的详细描述，将更容易理解本发明的上述方面和附带的许多优点，其中：
图1是传统的三晶体管像素捕获电路的示意图；
图2是图示了图1的三晶体管像素捕获电路操作的时序图；
图3是传统CMOS像素阵列的一个区域的剖面图，这个传统CMOS像素阵列包括图1的三晶体管像素捕获电路；
图4是根据本发明实施例的三晶体管像素捕获电路的示意图；
图5是根据本发明实施例的图4中三晶体管像素捕获电路操作的时序图；以及
图6是根据本发明实施例的、包括图4中的像素捕获电路的CMOS阵列的框图。
图4是根据本发明实施例的三晶体管APS 400的示意图。APS 400类似于图1的APS 100，只是APS 400只包括四条终端迹线而不是五条。终端迹线的这一减少允许在相应的像素阵列(图6)中金属和氧化物层的减少，从而改善了阵列的灵敏度。
APS 400包括三个晶体管420、421和422以及布置在有源硅区(未示出)上的集成光电二极管425。但是，与图1的APS 100不同的是，只需要四条终端迹线用于操作。这四条迹线包括RESET 410、V_dd 412、COLUMN 413和ROW 414。每个APS 400还包括GROUND 415终端。因为每个APS 400只具有四条迹线，所以这些迹线需要更少的金属层。在这里所示出的实施例中，APS 400去掉了PRESET 111迹线，该迹线在图1中示出的传统APS 100中存在。通过将PRESET 111迹线的清零功能与ROW 414迹线的功能合并在一起，只使用了四条迹线用于操作。
图5是图示了图4中APS 400的操作的时序图。APS 400的操作包括复位阶段500、积累阶段520和读出阶段540。下面将描述这些阶段500、520和540中的每一个。
在得到图像之前，APS 400在复位阶段500被清零。在时间段501期间，APS 400处于前一个读出阶段540，因此，RESET 410迹线被设定为预定低电压电平，而ROW 414迹线被设定为预定高电压电平。在t2，RESET 410迹线被提高到高电压电平，使得晶体管421充当闭合开关，这样，节点430处的电压就等于ROW 414迹线处的电压。节点430处的电压可能会导通晶体管422，并且一些电流可能会流经晶体管422，因为还耦合到晶体管420的栅极的ROW 414迹线处于高电压电平且晶体管420是导通的。但是，因为COLUMN 413迹线不会被访问，即现在不是读出阶段540，所以在COLUMN 413迹线上的电压对CMOS阵列的操作一般不产生不好的影响。
接下来，ROW 414迹线被降为预定低电压电平，而RESET 410迹线仍处于高电压电平。这样，节点430处的电压变低，使光电二极管425放电。然后，ROW 414迹线被恢复为高电压，以将与光电二极管相关联的寄生电容充电到预定起始电压电平，从而完成复位阶段500。
接下来，在积累阶段520，在与光电二极管425相关联的寄生电容被放电后，RESET 410迹线在t3被设定为低电压，使得晶体管421关断。这时，光电二极管425在预定积累时期504期间暴露在光中。
在预定积累时期504之后，开始读出阶段540。ROW 414迹线在t5被变为高电压电平，使得晶体管420导通并变为闭合开关，而晶体管422充当源极跟随器。读出阶段540期间的预定高电压可以与复位阶段的电压相同，但是也可能取决于导通晶体管422所需的电流而有所不同。这导致节点430处的电压(该电压代表在积累阶段520期间所检测到的光强度)将COLUMN 413终端上的电压偏置到节点430处的电压减去由晶体管422引起的V_GS压降。同样，因为对于在其他APS 400中的所有晶体管422而言，晶体管422的电压阈值都是相等或近似相等的，所以V_GS压降的影响相抵，使得处理电路(未示出)基于COLUMN 413迹线上的电压来确定像素处的光强度。
在图像捕获过程期间，对每一行像素(APS 400)都重复上述的各个阶段。每一行独立地循环，并且各行一般一个接一个地进行上述循环。即，在第一行经过三个上述阶段中的每一个之后，下一个相邻的行从复位阶段开始经历这三个阶段。因此，当一行像素正在被读取时，其他像素行不会被读取。这在图6中更详细地示出，如下所述。
图6示出了系统600的框图，该系统包括CMOS像素阵列610，该阵列布置有若干个图4的APS 400。系统600可以是数字照相机、数字可拍照手机，或使用数字图像捕获装置的其他电子设备。该系统包括与总线620耦合的中央处理单元(CPU)615。与总线620耦合的还有存储器625，其用于存储由CMOS阵列610捕获的数字图像。CPU 615通过以下手段使图像的捕获更加容易：其通过总线620控制CMOS阵列610，并且一旦捕获到图像，就将图像以数字格式存储在存储器625中。
CMOS阵列610包括几个部件，用于使图像的捕获和数字化更加容易。CMOS阵列610中的每一个APS 400都被耦合到ROW控制电路650和COLUMN控制电路660，ROW控制电路650和COLUMN控制电路660为参照图4和图5而描述的控制信号提供便利。更具体地，在单行像素中的每一个APS 400都通过连接(connection)651被耦合到专用ROW(图4的414)控制线和专用RESET(图4的410)控制线。此外，在一列中的每一个APS 400都通过连接661被耦合到专用COLUMN(图4的413)控制线。而且，CMOS阵列610中的每一个APS 400都被耦合到V_dd611和GROUND 612(没有示出各连接)。
如前面参照图5所描述的，CMOS阵列610的每一行都是被分开读取的。例如，在第一行652中的每一个像素开始图像捕获过程，即复位500、积累520和读出540，接着下一行653开始相同的图像捕获过程。在读出阶段540，第一行中每一个APS 400的COLUMN 413迹线上的电压由COLUMN控制电路660读取，并被发送到多路复用器670。多路复用器将每一个COLUMN 413迹线的电压信号组合为一个多路复用信号，该信号代表正被读取的特定行中每一个像素的各个光电二极管425处所捕获的电压信号，即像素。在放大阶段680之后，这个信号通过模数转换器690被转换为数字信号，然后被传送给总线620。然后，CPU 615帮助将该数字信号存储在存储器625中，对代表下一行的下一个数字信号也同样，依此类推。对CMOS阵列610中的每一行都重复这个过程，直到每一行都已经被读取且完整的数字图像已经被存储在存储器625中。
这里给出了上述讨论，以使得本领域的技术人员能够实现并使用本发明。在不脱离本发明的精神和范围的情况下，这里所描述的普遍原理可以被应用于这里所详细描述的之外的实施例和应用。本发明不限于所示出的实施例，而是应该给予与这里所公开或提出的原理和特征相一致的最广泛的范围。