嵌位二极管结构 【技术领域】
本发明涉及一种适用于半导体集成电路及分离元器件的嵌位二极管结构。
背景技术
在EEPEOM或者Flash电路中，为了保证有效的檫写次数与保存时间，需要对电压泵的升压值进行精确控制。现有技术中通常采用稳压电路来实现，这种做法的问题是该控制电路的面积过大，特别是对于小容量的存储器问题尤为突出。另外，一般的二极管都存在较大的随时间特性偏移问题，即其嵌位电压会随使用时间偏移。
【发明内容】
本发明解决的技术问题是提供一种嵌位二极管结构，它可使电压控制电路的面积大幅度缩小，减小二极管击穿电压(BV)的时间依存性，工艺上易于实现，成本低。
为解决上述技术问题，本发明嵌位二极管结构是，在Pwell或Nwell上形成扩散区，该扩散区与隔离氧化区(Field)分离，并用定义的硅化物阻挡区(SB)将其从电路上完全隔离开。
由于采用上述结构，通过定义有源区的范围和硅化物阻挡区，使二极管扩散区与隔离氧化区分离，从而改善二极管的特性。解决了普通反向二极管作为器件使用时的时间劣化问题。在普通逻辑工艺中，通过追加一次光刻(在有硅化物阻挡区的工艺中无需追加)的情况下即可实现用二极管取代稳压电路(BGR)，不仅能够满足对电压泵的升压值进行精确控制，更重要的是大大减小了电路面积。
【附图说明】
图1是本发明在Pwell中形成嵌位二极管的结构示意图；
图2是本发明在Nwell中形成嵌位二极管的结构示意图。
【具体实施方式】
如图1所示，本发明在Pwell中形成的嵌位二极管结构是，在Pwell中形成扩散区N+，该扩散区N+与隔离氧化区(Field)1分离，并利用硅化物阻挡区3(Silicide block)将其从电路上完全隔离开。
如图2所示，本发明在Nwell中形成的嵌位二极管结构是，在Nwell中形成扩散区P+，该扩散区P+与隔离氧化区(Field)1分离，并利用硅化物阻挡区3(Silicide block)将其从电路上完全隔离开。
在实验中发现，普通二极管的反向击穿电压在加持续偏压时，反向击穿电压值(BV)将会发生漂移。这一劣化现象主要发生在有源区与场区(Field)的接合部。解决这一问题成为利用二极管对EEPEOM或者Flash电路电压泵的升压值进行精确控制的关键。本发明通过定义有源区的范围和硅化物阻挡区，使二极管扩散区域与隔离氧化区分离，从而改善二极管的特性。
本发明具有以下显著优点：1)使电压控制部分电路面积显著缩小，二极管设计面积通常为稳压电路面积的1/100以下。2)通过采用二极管扩散区域与隔离氧化区地隔离，可以大大减小二极管BV的时间依存性，甚至可以忽略。3)在集成电路工艺中非常易于实现。