批式处理装置及晶片处理方法.pdf

本发明提供一种批式处理装置及晶片处理方法，该批式处理装置至少包括：一晶舟，该晶舟的一第一端部至一第二端部之间具有多个晶片插槽，且此些晶片插槽使配置于其中的晶片以晶片表面互相平行，其中此些晶片插槽的间距由晶舟的第一端部朝向第二端部逐渐增加；和一气体入口，其中该气体入口由该第一端部朝向该第二端部提供一气体，以使该气体与该些晶片反应。此晶舟能够配置于一垂直式热炉管中，其中第一端部配置于底部，第二端部则位于顶部。使用具有此晶舟的垂直式热炉管进行晶片处理工艺时，能够缩小同一批处理的晶片的电性差异，以及沉积薄膜的特性差异。

1.  一种批式处理装置，至少包括：
一晶舟，该晶舟的一第一端部至一第二端部之间具有多个晶片插槽，且该些晶片插槽使配置于其中的多个晶片以该些晶片的表面互相平行；以及
一气体入口，其中该气体入口由该第一端部朝向该第二端部提供一气体，以使该气体与该些晶片反应，
其中该些晶片插槽的间距由该晶舟的该第一端部朝向该第二端部逐渐增加。

2.  一种晶片处理方法，适用于一批式处理装置，其中该批式处理装置中至少具有：
一晶舟，其中于该晶舟的一第一端部至一第二端部之间能够用来配置多个晶片，且该些晶片以该些晶片的表面互相平行；以及
一气体入口，其中该气体入口由该第一端部朝向该第二端部提供一气体，以使该气体与该些晶片反应；
该晶片处理方法至少包括：
于该晶舟中配置该些晶片，其中该些晶片的配置间距由该晶舟的该第一端部朝向该第二端部逐渐增加；以及
以该批式处理装置对该些晶片进行处理。

3.  如权利要求1或2所述的批式处理装置，其中该晶舟由该第一端部朝向该第二端部的方向分为一第一部分、一第二部分以及一第三部分，且位于该第一部分的每一该些晶片插槽的间距彼此相等，并且位于该第二部分的每一该些晶片插槽的间距彼此相等，尚且位于该第三部分的每一该些晶片插槽的间距彼此相等。

4.  如权利要求1或2所述的批式处理装置，其中该批式处理装置包括一垂直式热炉管。

5.  如权利要求4所述的批式处理装置，其中该晶舟以该第一端部配置于该垂直式热炉管的底部，且由该第一端部朝向该第二端部的方向与由垂直式热炉管的底部朝向该由垂直式热炉管的顶部的方向相同。

6.  如权利要求4所述的批式处理装置，其中该气体入口设置于该垂直式热炉管的底部，且由该气体入口流出的气体由该垂直式热炉管的底部朝向该垂直式热炉管的顶部流动。

7.  如权利要求4所述的批式处理装置，其中该晶舟由该垂直式热炉管的底部朝向该垂直式热炉管的顶部的方向分为一下段部、一中段部以及一上段部，且位于该下段部的每一该些晶片插槽的间距彼此相等，并且位于该中段部的每一该些晶片插槽的间距彼此相等，尚且位于该上段部的每一该些晶片插槽的间距彼此相等。

8.  如权利要求2所述的晶片处理方法，其中该晶舟的该第一端部至该第二端部之间还包括多个晶片插槽，其中该些晶片插槽的间距彼此相等，并且该些晶片的间距藉由晶片间所间隔的晶片插槽的数目加以调整。

9.  如权利要求4所述的晶片处理方法，其中以该批式处理装置对该些晶片进行处理的步骤包括使用该垂直式热炉管对该些晶片进行化学气相沉积工艺。

10.  如权利要求4所述的晶片处理方法，其中以该批式处理装置对该些晶片进行处理的步骤包括使用该垂直式热炉管对该些晶片进行掺杂工艺。

批式处理装置及晶片处理方法
技术领域
本发明涉及一种半导体装置及制造方法，且特别是有关于一种晶舟及使用此晶舟的批式处理(batch type)装置及晶片处理方法。
背景技术
炉管式反应器是一种批式处理装置，因此可以一次对大量的晶片进行处理，其中炉管式反应器可应用于化学气相沉积(Chemical Vapor Deposition，CVD)工艺与掺杂(Doping)工艺。在化学气相沉积工艺的应用上，主要用于多晶硅、氧化硅以及氮化硅等材料的沉积，至于在掺杂工艺的应用上，例如是可以应用于金属氧化物半导体晶体管的栅极多晶硅层的掺杂剂预置等。炉管式反应器主要可分为水平式与垂直式等两种方式，由于垂直式炉管(VerticalFurnace)所需的整体体积较小，因此在使用上已渐渐取代传统水平式炉管化学气相沉积法，成为产业界中的主流。
图1是显示现有一种垂直式炉管设备的剖面图。请参照图1，垂直式炉管设备至少包括升降底座100、炉管102、气体入口106、晶舟110、加热装置Z1、加热装置Z2、加热装置Z3、加热装置Z4以及加热装置Z5。炉管102的升降底座100上配置有晶舟110，且晶舟110上具有多个晶片插槽(waferslot)，用来将晶片水平地配置在晶舟110上，且此些晶片插槽是等间距并可使配置于其中的晶片108的表面互相平行。而气体入口106配置在炉管102的底部112，且加热装置Z1～Z5配置在炉管102的外壁，用来提供工艺中炉管102内所需要的热能。而工艺中所使用的反应气体由气体入口106由底部112朝向顶部114的注入至炉管102内，以使反应气体由炉管102的底部112流动、扩散至炉管102的中段部与顶部114，并流经过晶片108的表面。
在上述工艺中，由于炉管102内的压力不高，所以炉管102中段部与顶部114的反应气体浓度会远少于在炉管102底部112的反应气体浓度，以致于愈往炉管102的顶部114，其沉积于晶片108上的薄膜的沉积速率愈低，因而造成同批处理的晶片108沉积薄膜厚度不均的问题。现有解决晶片与晶片间厚度不均的方法，藉由调整加热装置Z1～Z5的功率，使加热装置Z1～Z5所提供的热能由加热装置Z5往加热装置Z1递增，以提高炉管102内顶部114与中段部的温度，进而增加薄膜在晶片108表面上的沉积速率，以使同批处理的晶片得到良好的膜厚均匀度。
虽然晶片的膜厚均匀度的问题可以藉由调整不同位置的加热装置的温度以克服，然而，上述的晶片处理工艺仍存在着某些问题。
以在晶片表面上沉积氮化硅的工艺为例，上述的方法会使垂直式炉管内不同位置的晶片的热预算不同，导致同批处理的晶片间，位于顶部的晶片与位于底部的晶片会产生相当大的电性差异。
另外，以砷(As)对多晶硅栅极层的掺杂工艺为例，由于炉管102的底部112的反应气体浓度较炉管102的顶部114的反应气体浓度高，所以晶片108上所掺杂的砷的浓度，会由炉管102底部朝向炉管102顶部逐渐变小，并且靠近炉管102底部112的晶片108上所掺的砷的浓度会远大于靠近炉管102的顶部114的晶片108。而晶片108在经过另一热工艺后，掺有较多砷的晶片所测得的电阻值便会较掺有较少砷的晶片所测得的电阻值低，同样会造成电性差异较大的问题。
在线宽较宽的半导体工艺中，上述在沉积工艺或是掺杂工艺所产生的电性差异可能尚在工艺裕度(process window)可容许的范围内，然而，随着近年来在半导体元件工艺的持续缩小化，此晶片间的电性差异的容忍裕度将会随之缩小，在此种情形下，现有工艺的晶片电性差异值将会超出新的工艺容忍裕度，因而造成不合格品的产生。
发明内容
因此，本发明地目的就是在提供一种晶舟及使用此晶舟的批式处理装置及晶片处理工艺，可以缩小同批处理的晶片间的电性差异。
本发明提供一种晶舟，适用于晶片批式处理装置。其中，于晶舟的第一端部至第二端部间，具有多个晶片插槽，且晶片插槽使配置于其中的晶片表面互相平行。而其特征在于晶片插槽的间距由晶舟的第一端部朝向第二端部逐渐增加。
此外，本发明提供一种批式处理装置，至少包括晶舟以及气体入口。其中，晶舟的第一端部至第二端部间有多个晶片插槽，且晶片插槽使配置于其中的晶片的表面互相平行。而气体入口由第一端部朝向第二端部提供气体，以使气体与晶片产生反应，其中晶片插槽的间距由晶舟的第一端部朝向第二端部逐渐增加。
另外，本发明更提供一种晶片处理工艺，适用于一批式处理装置。其中，此批式处理装置至少具有晶舟以及气体入口。此晶舟的第一端部至第二端部间有多个晶片插槽，且晶片插槽使配置于其中的晶片的表面互相平行。而气体入口由第一端部朝向第二端部提供气体，以使气体与晶片产生反应。而晶片处理的工艺至少包括先在晶舟中配置晶片，且晶片的配置间距由晶舟第一端部朝向第二端部逐渐增加，再以批式处理装置对晶片进行处理。
由上述可知，上述的晶舟应用于批式处理装置时，能够藉由其晶片插槽间距是沿着反应气体的供应与流动、扩散方向逐渐增加，因此可以缩小两端部的反应速率的差异，并藉此缩小两端部的热预算差异，从而进一步缩小同一批晶片的电性差异。
并且，藉由对此晶舟的晶片插槽间距进行适当的调整，还可以使此晶舟的晶片置放量不至于减少太多，从而维持应用此晶舟的批式处理装置的产率。
尚且，本发明亦可以利用传统的晶舟，将之应用于批式处理装置时，藉由将晶片的置放间距沿着反应气体的供应与流动、扩散方向逐渐增加，同样能够使同批处理的晶片间的电性差异缩小，减少不合格品的产生。
为让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举一优选实施例，并配合附图，作详细说明如下。
附图说明
图1是显示现有的垂直式炉管反应器的剖面图；
图2是显示本发明一优选实施例的一种晶舟剖面图；
图3是显示本发明一优选实施例的一种批式装置配置图；
图4是显示本发明另一优选实施例的一种批式装置配置图；
图5是显示利用本实施例以及现有技术进行砷的掺杂工艺时，晶片中砷的强度与晶片放置位置的关系图；
图6是显示本实施例以及现有技术中加热装置Z1～Z5所提供的温度的示意图；
图7是显示利用本实施例以及现有技术进行掺杂多晶硅的沉积工艺时，晶片经过另一热工艺后所呈现出来的电阻值与晶片放置位置的关系图。
附图标记说明
100           基座              102           炉管
106           气体入口          110、200      晶舟
108、108a、108b、108c、204a、206a、208a       晶片
112           炉管底部          114           炉管顶部
202、216      端部              204、206、208 晶片插槽
210、212、214 间距              218、418      晶舟的第一部份
220、420      晶舟的第二部份    222、422      晶舟的第三部份
Z1、Z2、Z3、Z4、Z5                            加热装置
具体实施方式
图2是显示本发明一优选实施例的一种晶舟的剖面示意图。请参照图2，晶舟200中包括多个晶片插槽(wafer slot)204、206以及208，其中此些晶片插槽204、206、208使配置于其中的晶片(未显示)是以晶片的表面互相平行，并且于晶舟200中，晶片插槽的间距由端部202沿着垂直晶片表面的方向朝向端部216逐渐增加。
于本实施例中，将晶舟200从端部202至端部216区分为第一部份218、第二部分220以及第三部分222。其中第一部份218中具有多个晶片插槽204，且晶片插槽204间具有相同的间距，第二部分220中具有多个晶片插槽206，且晶片插槽206间具有相同的间距，而第三部分222中则具有多个晶片插槽208，并且晶片插槽208间具有相同的间距。
此外，于本发明优选实施例中，晶片插槽206的间距212例如是可以设计为与现有的晶舟中的晶片插槽间距相同，且晶片插槽204的间距210为晶片插槽206的间距212的0.6倍，而晶片插槽208的间距214则例如是晶片插槽206的间距212的2倍。经由此种设计的话，既能够符合使晶片插槽的间距由端部202沿着垂直晶片表面的方向朝向端部216逐渐增加的原则，同时又能够使可置放的晶片数不至于减少太多，因而能够顾及生产率(throughput)的要求。
虽然于上述的实施例中将晶舟区分为三部分来作说明，但本发明并不限定于此，由晶舟所区分的部分数以及晶片插槽间距，可以依照实际工艺所需来作调整。
图3是显示配置有本发明的晶舟的一种批式处理装置的配置示意图，于图3中，构件与图1相同者使用相同的标记并省略其说明。请参照图3，此批式处理装置例如是垂直式炉管反应器，至少包括晶舟200以及气体入口106。晶舟200以端部202在下，而端部216在上的方向，配置于炉管102的升降基座100上，用来将晶片水平地配置在其上的晶片插槽中，以进行例如是化学气相沉积工艺或是掺杂工艺，且炉管102例如是石英管。而晶舟200的第一部份218位于炉管102的底部附近，且晶舟200的第三部份222位于炉管102的顶部附近。另外，气体入口106例如是气体注入器，其配置在炉管102的底部附近，其中反应气体的注入方向由炉管102的底部朝向炉管102的顶部114，以使反应气体能够由下往上流动、扩散并流经晶片的表面。
请继续参照图3以详细说明利用上述的批式处理装置对晶片进行处理的工艺。以化学气相沉积工艺为例，首先将晶片204a、206a以及208a配置于晶舟200上的晶片插槽中，再将反应气体自外界通过气体入口106注入，再由炉管102的底部112往顶部114(亦即是由晶舟200的端部202朝向端部216)流动、扩散并流经炉管102内晶片204a、206a以及208a的表面，之后再由配置在炉管102外壁的加热装置Z1～Z5提供炉管102内热能，则所输入的反应气体即会与晶片204a、206a以及208a的表面产生化学反应，而在其表面上形成薄膜。
于上述的晶片处理工艺中，由于本发明将晶舟200区分为三部分，且晶片相隔的间距由端部202往端部216的方向逐渐增加。而反应气体经由气体入口106注入并从炉管102的底部112流至炉管102的顶部114，因此，反应气体朝向炉管102顶部的流速会加快，且因晶舟200的第一部份218中的晶片插槽间距较小，所以反应气体与此处的晶片204a表面产生的反应速率较慢，而能够提供炉管102顶部较高的反应气体浓度。对于炉管102的顶部而言，由于晶片的间距变宽，在气体流速较快且浓度提高的情形下，反应气体水平进入晶片间距的流量亦会增加。而且，由于气流与晶片表面的边界层变薄且浓度提高的情形下，反应气体垂直向下沉积的流量亦会随之增加。而对于炉管102的底部而言，由于晶片的间距变窄，上述反应气体的水平流量与垂直流量则会相对应的缩减，进而使得炉管内的顶部与底部的反应气体的沉积速率差距将会缩小。
而且，因反应炉管内的顶部与底部的反应气体的沉积速率差距缩小，加热器Z1～Z5的温度梯度亦能够缩小，从而使得炉管顶部与底部的热预算的差距能够缩小，因此，就沉积工艺而言，能够使得同批处理的晶片具有相同的薄膜特性，并缩小晶片间的电性差异。
此外，就掺杂工艺而言，能够使得在同批处理的晶片，位于炉管顶部的晶片与位于炉管底部的晶片其注入掺杂剂的强度差异缩小，进而同样能够达成缩小晶片间的电性差异的目的。
然而，本发明的晶片处理工艺并不限定使用上述的晶舟。在本发明的另一优选实施例的晶片处理工艺中，还可以使用搭载现有的晶舟的批式处理装置以达成本发明的目的。图4是显示使用现有的批式处理装置以进行本发明的晶片处理工艺，于图4中，构件与图1相同者使用相同的标记并省略其说明。请参照图4，将晶舟110区分为第一部份418、第二部分420以及第三部分422。于第一部份418中，晶片108a例如是插入每一个晶片插槽中，且于第二部分420中，晶片108b例如是间隔一个晶片插槽置放，而于第三部分422中，晶片108c则例如是间隔二个晶片插槽置放。将晶片108a、108b、108c依上述配置方式插入晶舟110后，再将反应气体自外界通过气体入口106注入，再由炉管102的底部112往顶部114(亦即是由晶舟位于炉管底部的端部朝向位于炉管顶部的端部)流动、扩散并流经炉管102内的晶片108a、108b以及108c的表面，之后再由配置在炉管102外壁的加热装置Z1～Z5提供炉管102内热能，则所输入的反应气体即会与晶片108a、108b以及108c的表面产生化学反应，而在其表面上形成薄膜。
于本实施例中，在现有晶片插槽间距相等的晶舟110中，以上述的间隔若干晶片插槽的方式置放晶片，其结果同样能够使得晶片的间距是由晶舟110位于炉管底部112的端部朝向炉管顶部114的另一端部增加，进而同样能够达到使同批晶片的电性差异缩小的目的。
同样的，虽然于图4中将晶舟区分为三部分来作说明，但本发明并不限定于此，由晶舟所区分的部分数及其晶片间距，可以依照实际工艺所需来作调整。
图5是显示利用本实施例以及现有技术进行砷的掺杂工艺时，晶片中砷的强度与晶片放置位置的关系图。请同时参照图1及图5，现有技术中将晶片108配置于每个晶片插槽内，所以晶片108以等间距的方式排列于晶舟110中，则配置于靠近炉管底部的晶片108中砷的强度例如是4.7％，且配置于靠近炉管中段部的晶片108中砷的强度例如是4.15％，而配置于靠近炉管顶部的晶片108中砷的强度例如是3.76％，如图5中的虚线曲线所示。请再同时参照图4及图5，在砷的掺杂工艺中，将晶片108a、108b以及108c变间距地配置在晶片插槽116内，则晶片108a中砷的强度例如是4.55％，且晶片108b中砷的强度例如是4.46％，而晶片108c中砷的强度例如是4.15％，如图5中的实线曲线所示。
由图5可知，本发明图4的实施例中底部与顶部的晶片中的砷强度仅相差0.4％，而现有技术中底部与顶部的晶片中的砷强度却相差了0.94％，因此可明显得知本发明的实施例与现有技术相较之下，能够将差异范围缩小57％，从而大幅地改善了现有技术中晶片的砷掺杂强度差异过大的问题。
图6是显示本发明图4的实施例以及现有技术中加热装置Z1～Z5所提供的温度大小，请同时参照图1及图6，在图1中，炉管102的底部112的加热装置Z5所提供的温度是摄氏608.5度，而炉管102的顶部114的加热装置Z1所提供的温度是摄氏653度，所以靠近顶部114的加热装置Z1与靠近底部112的加热装置Z5相差摄氏44.5度。然而，请同时参照图4及图6，在本实施例中，炉管102的底部112的加热装置Z5所提供的温度是摄氏607.5度，而炉管102的顶部114的加热装置Z1所提供的温度是摄氏634度，所以靠近顶部114的加热装置Z1与靠近底部112的加热装置Z5只相差摄氏26.5度。相较于现有技术，本发明的实施例将加热装置Z1～Z5的温度差异缩小了40％，能够大幅地改善现有技术中热预算差异过大所造成的问题。
图7则是显示利用本实施例以及现有技术进行掺杂多晶硅的沉积工艺时，晶片经过另一热工艺扩散入硅底材后所呈现出来的电阻值与晶片放置位置的关系图。且由图6可知，本发明的实施例中的晶片间所受的热预算较现有技术中的晶片间所受的热预算均匀，且掺杂浓度较一致，所以晶片间的电阻值差异也会较现有技术的晶片间的电阻值差异小。请同时参照图1及图7，靠近炉管102的底部112的晶片108所测得的电阻值为440欧姆/面积，且靠近炉管102中段部的晶片108所测得的电阻值为532欧姆/面积，而靠近炉管102的顶部114的晶片108所测得的电阻值为570欧姆/面积，此晶片间的电阻值差异范围是130欧姆/面积。然而，请同时参照图4及图7，靠近炉管102的底部112的晶片108a所测得的电阻值为482欧姆/面积，且靠近炉管102中段部的晶片108b所测得的电阻值为511.5欧姆/面积，而靠近炉管102的顶部114的晶片108c所测得的电阻值为540欧姆/面积，此晶片间的电阻值差异范围是58欧姆/面积。
由此可知，本发明图4的实施例能够将现有技术中的晶片电阻值的差异范围缩小55％，大幅地改善现有技术中晶片电性差异过大的问题，从而能够避免在线宽要求较小的工艺中产生不合格品。
综合以上所述，本发明提供一种晶舟，此晶舟应用于批式处理装置例如是垂直式热炉管时，能够藉由其晶片插槽间距是由炉管底部向顶部(等同沿着气体供应与流动方向)逐渐增加，因此可以使同批处理的晶片具有相同的薄膜特性，并可改善现有技术中由于同批处理的晶片所受的热预算不同，而导致晶片间的电性差异太大的问题，减少不合格品的产生。
并且，藉由对此晶舟的晶片插槽间距进行适当的调整，还可以使此晶舟的晶片置放量不至于减少太多，从而维持应用此晶舟的处理装置的生产率。
而且，本发明亦可以利用传统的晶舟，将之应用于批式处理装置例如是垂直式热炉管时，藉由将晶片的置放间距是由炉管底部向顶部(等同沿着气体供应与流动方向)逐渐增加，同样能够使同批处理的晶片具有相同的薄膜特性，并缩小晶片间的电性差异太大的问题，减少不合格品的产生。
虽然本发明已结合优选实施例披露如上，然其并非用来限定本发明，本领域内的技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围以权利要求所界定的为准。