一种新型MOS开关栅增压电路.pdf

本发明为一种新型的MOS开关栅增压电路。在集成电路朝向深亚微米低压低功耗发展，由于MOS器件的非零导通电阻对开关电容电路的负面效应，遇到了很大的挑战。本发明提出的MOS栅增压电路，使得信号开关器件的栅电压跟输入信号无关，保持开关的导通电阻是常数，从而消除了信号的损失，而且在充电电容的电压传输路径中的开关导通电阻也跟信号无关，大大降低了信号的失真。另外，所有的NMOS开关电路的衬底始终接在电路的最低电平上，这样易于在普通的双井CMOS工艺上实现，可降低产品成本。本发明采用0.25μm 2.5V CMOS工艺，通过计算机辅助设计软件的仿真，表明可以适用于高速低电压开关电容电路。

1、  一种MOS开关增压电路，其特征在于具体结构如下：P型MOS管M8和M9的衬底端接在电容C1的正极板，而M9的漏端接在N型开关管MS的栅极；电路中的P型MOS管M1、N型MOS管M3和P型晶体管M5、N型MOS管M6组成两对传输门，保证输入信号在高低电压无损失的传输到传输门的另一端；这两个传输门的一端接输入信号Vin，另一端分别接n1节点和电容C1的负极板；P型MOS管M2的栅极接时钟信号Clk，漏源两端分别接n1节点和电源电压，它的作用是当M2导通时，让M9管的栅电压为高电平，关闭M9，阻止n4节点的电压加到MS管的栅端。N型MOS管M4的漏源两端分别接输入信号和n1节点；N型MOS管M7的漏源两端分别接输入信号和电容C1的负极板；N型MOS管M11和M13的栅极连接到时钟信号，M11的漏源端分别接M13的源端和电源地，M13的漏源端分别接MS的栅端和M11的漏端；N型MOS管M12和M14的漏端都接电源电压，源端分别接在M11的漏端和n3节点。

一种新型MOS开关栅增压电路
技术领域
本发明属集成电路技术领域，具体涉及一种新型MOS开关栅增压电路。
背景技术
MOS型器件作为开关有着优良的电特性，因此在混合信号电路中大量使用，比如开关电容电路等。但是我们知道MOS型器件并不是一个理想的开关，在导通时有导通电阻，电阻值跟开关器件的几何尺寸和它的栅电压及阈值电压有关。
R on = 1 μC ox w l ( V gs - V t ) - - - ( 1 ) ]]>
其中μ表示迁移率，C_ox表示器件的栅氧化层电容，V_gs表示栅源电压，V_t表示MOS器件的阈值电压。同时MOS器件结构里的金属氧化层、栅源和栅漏等会产生寄生电容，因此实际的MOS开关在导通时是一个由电容和电阻组成的RC网络电路，图(1)和图(2)表示了MOS开关导通时的等效电路。其中G_p1和C_p2是源和漏对衬底电容，C_ps和C_pd是栅对源和漏的交叠电容，R_clk是开关驱动信号的输出阻抗。从图中可以看到，开关导通时，实际电路寄生了一个RC低通滤波电路，使得电路对高频信号有抑制作用，根据图(2)可以得到公式(2)，表示了导通电阻和寄生电容与低通滤波器的-3dB频率的关系。其中假设开关驱动信号输出阻抗为零。
f - 3 dB = 1 2 π R on ( C s + C p 2 + C pd ) - - - ( 2 ) ]]>
如果针对一个具体的输入信号频率来说，-3dB频率和输入信号之间的关系是^[1]：
           f_-3dB≥2^(N-1)/2*f_in                                      (3)
N是对经过开关之后的输出信号精度的要求，f_in是输入信号频率，公式(2)和(3)联立得到式(4)
1 R on C tot ≥ 2 π · 2 ( N - 1 ) / 2 · f in - - - ( 4 ) ]]>
C_tot是(C_s+C_p2+C_pd)电容的总和。从公式(4)中可以知道MOS开关器件为了能应用于高速高精度的开关电容电路，需要降低开关导通电阻和采样电容。
当前VLSI技术朝向深亚微米甚至纳米级发展，集成电路的应用趋向高速低功耗和低面积，这样使得系统整机设计的成本大大降低，因此对开关电容电路要求大大提高。由公式(1)得到，提高开关导通电阻可以通过降低器件沟道长度，增大器件的宽度，以及提高开关的栅源电压。但是过于调节器件的物理尺寸会带来一些不需要的寄生效应，比如增大宽度会增加器件面积同时增加了栅电容，使得器件的带宽降低。目前普遍采用的方法是增大开关管的栅电压来达到减少开关导通电阻^{[1]，[2]，[3]，[4]，[5]}。
栅增压电路原理
在低功耗集成电路应用中，越来越多的低电压MOS器件和高电压电路混合使用，因此低电压MOS栅增压电路需要考虑器件的可靠性和寿命。首先栅源电压不能超过器件的承受范围，比如5V MOS器件的栅源电压不能超过5V，其次是不能用太高的源漏电压，否则会使沟道电场过大，造成器件损伤^[6]。图(3)的开关表示了开关的栅源电压和输入信号的关系。只要栅源电压小于等于器件能承受的栅源电压就不会影响器件寿命。也就是说V_gs的电压不超过器件允许的电压范围，开关器件的可靠性和寿命就不会受到影响，一般器件的栅源电压允许的值等于电源电压的大小。另外开关器件的源漏两端分别接了信号输入端和信号输出端，因此开关的源端电压是经常变化的，所以开关的栅源电压也是随信号的变化而变化，造成了开关电阻是一个信号相关的值，不是一个常数，输出信号相对于输入信号来说有信号损失^[6]，破还了线性度，公式(5)^[6]表示了信号和导通电阻的关系：
Ron = 1 + V D - V s E c L C ox μ W L [ V G - V S 2 - V D 2 - V T 0 - γ ( V S - V B - 2 φ F - 2 φ F - - - ( 5 ) ]]>
V_G，V_D，V_S和V_B分别表示器件的栅电压、漏端电压，源端电压和衬底电压，其中V_S电压是随着信号变化而变化。因此在设计电路时需要设计一个跟信号无关的栅源电压以改善信号的线性度。图(4)和图(5)表示了栅增压电路，其中开关的栅源电压跟信号无关，并忽略了器件的寄生电容。
根据电荷守恒原理可以得到开关的栅电压为：
V_G＝(V₁-V₂)+V_in(t)                                    (6)
公式(6)表示了开关的栅源跟输入信号V_in无关，从而得到了开关的导通电阻是常数。
增加栅源电压最直接的方法就是提高电路的电源电压，但是从低电压系统角度来说增加了成本，因为需要多一个电源电路。最好的办法就是芯片内部产生一个电压，由于只是驱动开关电路，电流消耗相对较少，可以采用电荷泵技术来增加栅电压。
参考文献
[1]M.Waltari，K.Halonen.A 220-MSample/s CMOS Sample-and-Hold Circuit Using Double-Sampling，Analog Integrated Circuits and Signal Processing，vol.18，1999：21.
[2]F.Maloberti，F.Francesconi，P.Maicovati，O.J.A.P.Nys.Design Considerations on Low-VoltageLow-Power Data Converters.IEEE Trans.Circuits and Systems-I，42，1995：653
[3]A.M.Abo，P.R.Gray.A 1.5-V，10-bit，14-MS/s CMOS Pipeline Analogto to Digital Converter，”IEEE J.Solid-State Circuits，34，1999：599.
[4]C-Y.Wu，W-S.Wey，T-C Yu.A 1.5V CMOS Balanced Differential Switched-Capacitor Filter with InternalClock Boosters，in Proc.IEEE International Symposium on Circuits and Systems，1995：1025
[5]A.M.Abo，P.R.Gray.A 1.5V，10-bit，14MS/s CMOS Pipeline Analog-to-Digital Converter，”1998Symposium on VLSI Circuits Digest ofTechnical Papers：166
[6]Mikko Waltari.CIRCUIT TECHNIQUES FOR LOW-VOLTAGE AND HIGH-SPEED A/DCONVERTERS”，Ph.D thesis，Helsinki University of Technology Department of Electrical andCommunications Engineering，2002：83
[7]M.Dessouky，A.Kaiser.Input switch configuration for rail-to-rail operation of switched opamp circuits，Electronics Letters，35(1)，1999：8
发明内容
本发明的目的在于提出一种可以应用在高速低电压的开关电容电路中的MOS开关栅增压电路，以减少MOS开关的导通电阻和信号失真，并降低产品成本。
本发明设计的MOS开关栅增压电路，其结构如图6所示。
图(6)所有器件的衬底端没有特别说明的情况下，P型MOS管的衬底接在电源电压和N型MOS管的衬底接在电源地上。P型MOS管M8和M9的衬底端接在电容C1的正极板，而M9的漏端接在N型开关管MS的栅极(也就是n3节点)。电路中的P型MOS管M1、N型MOS管M3和P型晶体管M5、N型MOS管M6组成两对传输门，可以保证输入信号在高低电压无损失地传输到传输门的另一端。这两个传输门的一端接输入信号Vin，另一端分别接n1节点和电容C1的负极板。P型MOS管M2的栅极接时钟信号Clk，漏源两端分别接n1节点和电源电压，它的作用是当M2导通时，让M9管的栅电压为高电平，关闭M9，阻止n4节点的电压加到MS管的栅端。N型MOS管M4的漏源两端分别接输入信号和n1节点。N型MOS管M7的漏源两端分别接输入信号和电容C1的负极板。N型MOS管M11和M13的栅极连接到时钟信号，M11的漏源端分别接M13的源端和电源地，M13的漏源端分别接MS的栅端(即n3节点)和M11的漏端。N型MOS管M12和M14的漏端都接电源电压，源端分别接在M11的漏端和n3节点。下面我们分析该电路的工作情况：
(1)当时钟为低电平时，M2导通，M3和M1关闭，信号不能通过，而电源电压通过M2和n1让M9不导通，同时M10导通，使得C1的负极板的电压为零。在时钟信号为低电平的时间段里，电源通过M8的导通给电容C1充电到VDD。M13和M11导通，让MS的栅电压为零，开关MS处于不导通状态，信号不能达到输出端。
(2)当时钟信号为高电平时，M2不导通，传输门M1和M3导通，信号Vin通过至n1。M10，M13和M11不导通。由于M13的漏端接在MS的栅端，电压可能会高于VDD，因此为了不让M13的源漏电压太高，M12导通把M13的源端电压抬高，这样可以使M13的漏源电压低于VDD，同时M13的栅端电压接到n1是为了降低它的栅漏电压，避免栅漏电压高于VDD，影响器件的可靠性。由于M14的栅电压等于MS管的栅电压，所以根据公式(6)，M14的导通电阻会保持常数，而且栅源电压为VDD，等于在输入信号和n1之间的电阻是M14、M3和M1导通电阻的并联，因此导通电阻值会小于传输门的导通电阻，而且由于M14的作用导通电阻会近似于一个常数。同理M5、M6和M7的作用。C1的负极板电压为Vin，由于电荷守恒，正极板的电压为VDD+Vin，为了不让M9的栅源电压超过VDD，Vin经过n1加在M9的栅电压，使得栅源电压等于VDD，而且M9的导通电阻也为常数，这样充电电容C1的电压通过M9传输到MS的栅端跟输入信号无关。
从上面的分析可知，所有跟信号开关电路栅端电压连通的开关导通电阻都是跟信号无关的，可以大大抑制充电电容上跟信号有关的电压损失，而且器件的栅源电压始终不会超过电源电压，保证了器件的可靠性和寿命。对比Mikko Waltari^[6]和Mikko Waltari^[7]提出的电路，充电电容的电压传输到信号开关的栅端所经过的开关都跟信号有关，因此电荷损失跟信号有关，降低了信号的线性度，而且[6]中的电路使用了2个电容，当栅增压电路做为本地电荷泵使用时，随着芯片不同地方开关电容电路数量的增加而增加，这样就增大了电路面积。
附图说明
图1和图2：MOS开关导通等效电路。
图3：MOS开关栅源电压示意。
图4和图5：栅增压电路原理。
图6：本发明的MOS开关栅增压电路。
图7：发明的电路实例瞬态仿真结果。
图8：发明的电路输出信号FFT分析结果。
具体实施方式
下面通过实例进一步描述本发明。根据充电电容的电压传输路径，在设计时尽量减少通路上的开关的面积以减少寄生电容。假设输入信号是5MHz，信号幅度Vpp＝1V，DC值为1.1V；开关采样时钟信号是80MHz，采样电容为2pF，各个MOS管参数见表一。并且通过开关以后的输出信号精度至少达到11位，根据公式(4)，得到开关的导通电阻R_on＜25Ω。使用HSPICE仿真工具，采用0.13um 1.2V/2.5V CMOS工艺，仿真得到了MS管的栅电压随输入信号的变化和通过MS管的输出信号FFT仿真结果，如图7是瞬态仿真结果，可以看到Vmsgate(图6中的n3)的电压随着输入信号Vin的变化而变化，图(8)是对MS管的输出信号Vout做fft分析的仿真结果，得到SFDR＝73.1dB，输出信号达到了12bit的精度。