一种自行对准接触窗结构的制造方法.pdf

本发明提供一种自行对准接触窗结构的制造方法，先在一个半导体基底上形成至少两个栅极堆栈结构，其上覆盖一个介电层，且该栅极堆栈结构具有一个氮化层表面，将部分介电层移除以暴露出该二栅极堆栈结构间的半导体基底与氮化层表面，以形成一个自行对准接触窗。然后，对该氮化层表面进行热氧化处理来降低氮化层表面的介电常数值。而后当本发明的自行对准接触结构形成时，周围氧化的氮化层表面将使组件工作时能够具有较低的寄生电容。

1、  一种自行对准接触窗结构的制造方法，其特征在于，包括：
提供一个半导体基底，其上依序形成至少两个栅极堆栈结构及覆盖于其上的一个介电层，其中该栅极堆栈结构具有一个氮化层表面；
去除部分该介电层以暴露出部分该半导体基底与该氮化层表面；
对该氮化层表面进行一氧化处理，用以降低该氮化层表面的介电常数。

2、  根据权利要求1所述的一种自行对准接触窗结构的制造方法，其特征在于，所述栅极堆栈结构包含有：一个导电电极；一个位于该导电电极上的绝缘层；以及一个间隙壁结构，位于该导电电极两侧，且该间隙壁结构的外表面为该氮化层表面。

3、  根据权利要求2所述的一种自行对准接触窗结构的制造方法，其特征在于，在该绝缘层两侧形成该间隙壁结构。

4、  根据权利要求2所述的一种自行对准接触窗结构的制造方法，其特征在于，所述绝缘层由氮化层所组成。

5、  根据权利要求1所述的一种自行对准接触窗结构的制造方法，其特征在于，所述氧化处理是使用氧气来进行热氧化处理。

6、  根据权利要求1所述的一种自行对准接触窗结构的制造方法，其特征在于，所述氧化处理是使用水来进行热氧化处理。

7、  根据权利要求1所述的一种自行对准接触窗结构的制造方法，其特征在于，所述氧化处理是使用氧化亚氮来进行热氧化处理。

8、  根据权利要求1所述的一种自行对准接触窗结构的制造方法，其特征在于，所述氧化处理是使用氧化氮来进行热氧化处理。

9、  根据权利要求1所述的一种自行对准接触窗结构的制造方法，其特征在于，所述氧化处理是使用氧化氘来进行热氧化处理。

10、  根据权利要求1所述的一种自行对准接触窗结构的制造方法，其特征在于，所述氧化处理是使用臭氧紫外光离子注入来进行热氧化处理。

11、  根据权利要求1所述的一种自行对准接触窗结构的制造方法，其特征在于，所述氧化处理是使用臭氧电浆离子注入来进行热氧化处理。

12、  根据权利要求1所述的一种自行对准接触窗结构的制造方法，其特征在于，所述氧化处理是使用氧离子注入来进行热氧化处理。

13、  一种自行对准接触窗结构的制造方法，其特征在于，包括：
在一个半导体基底上依序形成两个栅极堆栈结构及覆盖于其上的一个介电层，其中该栅极堆栈结构具有一个氮化层表面，再去除部分该介电层以暴露出部分该半导体基底与该氮化层表面；对该氮化层表面进行氧化处理，用以降低该氮化层表面的介电常数。

14、  根据权利要求13所述的一种自行对准接触窗结构的制造方法，其特征在于，所述氧化处理是以氧气来进行热氧化处理。

15、  根据权利要求13所述的一种自行对准接触窗结构的制造方法，其特征在于，所述氧化处理是以水来进行热氧化处理。

16、  根据权利要求13所述的一种自行对准接触窗结构的制造方法，其特征在于，所述氧化处理是以氧化亚氮来进行热氧化处理。

17、  根据权利要求13所述的一种自行对准接触窗结构的制造方法，其特征在于，所述氧化处理是以氧化氮来进行热氧化处理。

18、  根据权利要求13所述的一种自行对准接触窗结构的制造方法，其特征在于，所述氧化处理是以氧化氘来进行热氧化处理。

19、  根据权利要求13所述的一种自行对准接触窗结构的制造方法，其特征在于，所述氧化处理是以氧化剂离子注入来进行热氧化处理。

20、  根据权利要求13所述的一种自行对准接触窗结构的制造方法，其特征在于，所述氧化处理是以氧化剂退火工艺来进行热氧化处理。

一种自行对准接触窗结构的制造方法
技术领域
本发明涉及一种自行对准接触窗(self-aligned contact，SAC)的制造方法，特别是关于一种具有较低寄生电容(parasitic capacitance)的自行对准接触窗结构的制造方法。
背景技术
现今的半导体工业持续不断改良半导体器件性能，降低这些半导体器件的制造成本，且随着微型化的趋势，使用次微米等级所制造的半导体器件能够达到兼顾使用与成本的目标。次微米器件的使用特色体现在具有更小尺寸的半导体芯片上，使一般的器件内布局密集度增加，进而可在一个特定尺寸基板上容纳较多的半导体器件。因此，特定的半导体结构制作工艺，例如光刻、干蚀刻等制作工艺已经成为进入次微米制作工艺的主要关键工艺因素。
然而，在介层洞制作工艺方面，利用新进的半导体制作工艺技术与使用如自行对准接触窗结构(SAC)的特殊结构设计，可使微型化程度更高，工作速度更快，从而使半导体产业能够有更大的发展。自行对准接触窗结构的概念是：形成一个位于栅极结构间的接触洞，为了保留在栅极结构间的最小空间，此接触洞的直径小于目前显影技术所能达到的范围。在一般的自行对准接触窗制作工艺中，栅极结构包含一氮化硅的顶层以及位于栅极结构两侧的氮化硅间隙壁，然而，此氮化硅间隙壁因具有较高的介电常数而将导致形成较高的寄生电容。
有鉴于此，本发明针对上述问题，提出一种具有较低寄生电容的自行对准接触窗的制造方法，以解决上述缺点。
发明内容
本发明的目的是提供一种自行对准接触窗结构的制造方法，将毗邻自行对准接触窗的栅极结构的氮化物间隙壁进行一氧化处理工艺，使制作出的自行对准接触窗结构具有较低的寄生电容。
本发明的另一目的是提供一种于插塞制作工艺前的自行对准接触窗的制造方法，其利用热处理的氧化方式或氧化剂来氧化该氮化物间隙壁表面，以降低其介电常数。
为了解决上述技术问题，本发明的技术方案是：先提供一个半导体基底，其上设有至少两个栅极堆栈结构与一个覆盖于其上的介电层；所述两个栅极堆栈结构都具有一个氮化物表面，且有一个自行对准介层窗位于栅极堆栈结构间而与其相毗邻；然后，去除部分介电层，暴露出部分半导体基底与氮化物表面，此暴露出的半导体基底位于该二栅极堆栈结构之间；然后，对氮化物表面进行一热氧化处理，用以减少氮化物表面的介电常数。
因此，当后续形成自行对准接触窗结构时，因其周围具有已氧化的氮化物表面，使其于工作时能够具有较低的寄生电容。
图1、图2是本发明的较佳实施例的示意图，用来说明本发明的自行对准介层窗制作过程。
图3是本发明中的一个较佳实施例图表，是利用一热氧化工艺对氮化层进行氧化的数据表。
图号说明：
10  半导体基底
12  电极
14  绝缘层
16  介电层
18  垫氧化层
20  绝缘间隙壁结构
22  接触窗
下面结合附图对本发明作进一步描述。
本发明提出一种在半导体基底上制作自行对准介层窗结构的制作过程，其利用对暴露出的氮化层表面进行氧化处理，来降低其表面介电常数；且使用的氧化工艺可使用包含氧气、水、氧化亚氮、氧化氮或氧化氘等来进行热氧化，或是利用氧化剂注入的方式，或使用UV臭氧、臭氧电浆或氧气来进行热退火。
如图1所示，在一个半导体基底10上形成有许多栅极堆栈结构，每一栅极堆栈结构包含有一个垫氧化层18，一个导电电极12，一个绝缘层14与一个绝缘间隙壁结构20，并有一个介电层16覆盖于栅极堆栈结构上；接着，形成一个位于两个栅极堆栈结构之间且与该栅极堆栈结构相毗邻的自行对准介层窗。其中，上述导电电极12可以是多晶硅的单一导电层或是如氧化物-氮化物-氧化物(Oxide-Nitride-Oxide，ONO)的堆栈结构的导电层。绝缘层14视为一硬掩膜，如氮化物掩膜，用以保护电极12于后续制作过程中产生不当蚀刻。绝缘间隙壁结构20为一包含多层绝缘层的双侧壁结构，例如氧化层与氮化层。在此，必须被强调的是不论该绝缘层是如何被设计，该绝缘间隙壁结构20的最外层为氮化层，且与介电层16相毗邻。再者，半导体基底10上可有许多离子注入区(图中未示)，例如轻掺杂漏极区(LDD)或源/漏极区域；介电层16可以为一氧化层来作为一内介电层(ILD)。上述所提及的结构可以用现有技术实现。
接着，如图2所示，将部分介电层16去除，以暴露出位于这两个栅极堆栈结构间的半导体基底10表面与绝缘间隙壁20的氮化层表面，进而形成一个作为自行校准接触窗22的空间；其中，部分绝缘层14在此步骤中也会被同时去除。然后，在进行导电接触的插塞工艺之前，将围绕在自行对准接触窗22周围的绝缘间隙壁20的氮化层表面进行一氧化处理，用以降低间隙壁20的介电常数值。
在本发明中，绝缘间隙壁20的氮化层表面是利用热氧化法进行氧化处理，或是使用如氧气(O2)、水、氧化亚氮(N2O)、氧化氮(NO)或氧化氘(D2O)等不同气体来进行快速热氧化(RTO)；在一较佳实施例中，热氧化工艺的温度介于600℃到1000℃之间，压力值是介于10托耳(torr)到760(torr)之间。另外，也可利用氧化剂来对绝缘间隙壁20的氮化层进行氧化处理，此氧化剂包含有紫外光臭氧(UV O3)、臭氧电浆、氧离子注入与退火等等。在进行氧化处理之后，该氮化层表面的介电常数可以降低并可减少后续形成的导电接触的寄生电容。因此，此种制作方法可提供一种具有较低寄生电容地自行对准接触窗结构。
其中，在完成上述自行校准接触窗及其后的氧化处理的步骤后，可继续进行一插塞工艺，以形成导电接触结构。
图3为本发明利用一热氧化工艺(In-Situ Steam Generation，ISSG)来对氮化层进行氧化处理的数据表。如图所示，在样品8的氧化层(final oxide)厚度大约为1001.8埃()，介电常数约为3.9；在样品6的间隙壁结构的氮化层(final nitride)的原始厚度为135埃，没有经过氧化处理的氮化层的等量厚度(ETO)为70.2，且其介电常数为7.9。任何一个比例的获得是经过百分比计算个别样品与样品6间的介电常数值差异，然后由单氧化层的介电常数来区分差异性。例如，样品1是在900℃与包含33％的反应气体情况下进行氧化处理，然后其介电常数为5.99，与未经过热处理的样品6的氮化层做比较，样品1有47.7％的介电常数降低量。因此，本发明可以使围绕在自行对准接触窗四周的间隙壁的氮化层表面具有较低介电常数。
以上所述的实施例仅用于说明本发明的技术思想及特点，其目的在使本领域内的技术人员能够了解本发明的内容并据以实施，因此不能仅以本实施例来限定本发明的专利范围，即凡依本发明所揭示的精神所作的同等变化或修饰，仍落在本发明的专利范围内。