试验装置、合格与否判定基准设定装置、试验方法以及试验程序.pdf

本发明提供一种考虑到工艺条件的波动、能以高灵敏度、高可靠性检测静态电源电流值的试验装置、合格与否判定基准设定装置、试验方法及试验程序。包括CPU10、输入部30、测量部40、输出部60、存储部100。存储部100包括测量点存储区11、试样测量数据存储区12、合格与否判定基准存储区13、测量条件存储区14、测量数据存储区15、合格与否判定结果存储区17。CPU10包括根据静态电源电流值设定测量点组的测量点分组部1、计算测量点组的静态电源电流值误差之和为最小的加权平均值的最佳加权平均值计算部2、根据加权平均值计算静态电源电流值的误差值的最大值的误差值计算部3及合格与否判定基准设定部4的合格与否判定基准设定装置20以及合格与否判定部50。

1.  一种试验装置，其特征在于，包括
测量试验对象的半导体器件的测量部、
输入所述半导体器件试验的设定数据的输入部、
存储所述设定数据的存储部、
根据测量点的静态电源电流值将所述测量点分组并设定测量点组的测量点分组部、
计算由于所述测量点组的工艺条件之差而产生的所述静态电源电流值的误差之和为最小的加权平均值的加权平均值计算部、
根据所述加权平均值算出所述静态电源电流值的误差的最大值的误差值计算部、
存储根据所述静态电源电流值的所述测量点组的合格与否判定基准的存储部、以及
根据所述合格与否基准来判定所述半导体器件合格与否的合格与否判定部。

2.  如权利要求1所述的试验装置，其特征在于，
所述静态电源电流值为所述半导体器件的实测值。

3.  如权利要求1所述的试验装置，其特征在于，
所述静态电源电流值为所述半导体器件的仿真解析值。

4.  一种合格与否判定基准设定装置，其特征在于，包括
根据半导体器件多个静态电源电流的测量点上在多种工艺条件下测量的静态电源电流测量值将所述测量点分组并设定测量点组的测量点分组部、
计算由于所述测量点组的工艺条件之差所产生的所述静态电源电流值的误差之和为最小的加权平均值的加权平均值计算部、
根据所述加权平均值来计算所述静态电源电流值的误差的最大值的误差计算部、以及
存储根据静态电源电流值的测量点组的合格与否判定基准的存储部。

5.  如权利要求4所述的合格与否判定基准设定装置，其特征在于，
所述测量点的分组，是在多种工艺条件下，对所述静态电源电流值及利用直线拟合后的所述静态电源电流值及利用数理曲线拟合后的所述静态电源电流值中之任一值进行分组。

6.  如权利要求4所述的合格与否判定基准设定装置，其特征在于，
在所述测量点分组中，存储在多种工艺条件下分组的所述测量点的所述静态电源电流值的平均值。

7.  一种试验方法，其特征在于，包括以下步骤：
输入部读入半导体器件的静态电源电流测量点的信息并存入测量点存储部的步骤、
所述输入部读入静态电源电流值并存入数据存储部的步骤、
测量点分组部根据所述静态电源电流值的测量值将所述测量点分组并设定测量点组的步骤、
加权平均运算部计算所述静态电源电流值的误差的加权平均值使得表示由所述测量点组的工艺条件之差所产生的所述静态电源电流值的误差的方差之和为最小的步骤、
合格与否判定基准设定装置根据所述加权平均值和由于所述测量点组的工艺条件之差所产生的所述静态电源电流值的误差间的差来设定测量点组的合格与否判定基准的步骤、以及
所述合格与否判定部根据所述合格与否判定基准进行所述半导体器件合格与否判定的步骤。

8.  如权利要求7所述的试验方法，其特征在于，
在所述半导体器件的合格与否判定基准上补加根据所述加权平均值算出的所述静态电源电流值的误差值的最大值。

9.  一种试验程序，是用于使计算机执行以下步骤的试验程序，其特征在于，包括以下步骤：
输入部读入半导体器件的静态电源电流测量点的信息并存入测量点存储部的步骤、
所述输入部读入静态电源电流值并存入数据存储部的步骤、
测量点分组部根据所述静态电源电流值的测量值将所述测量点分组并设定测量点组的步骤、
加权平均运算部计算所述静态电源电流值的误差的加权平均值使得表示由于所述测量点组的工艺条件之差所产生的静态电源电流值的误差的方差之和为最小的步骤、
合格与否判定基准设定装置根据所述加权平均值和由所述测量点组的工艺条件之差所产生的所述静态电源电流值的误差间的差来设定所述测量点组的合格与否判定基准的步骤、以及
合格与否判定部根据所述合格与否判定基准来判定半导体器件合格与否的步骤。

试验装置、合格与否判定基准设定装置、试验方法以及试验程序
技术领域
本发明涉及半导体器件的试验技术，尤其是有关CMOS系列半导体器件的试验装置、合格与否判定基准设定装置、试验方法及试验程序。
背景技术
COMS电路在结构上无瑕疵时不存在直流电流通路。为此，在输入确定后的稳态下只流过微小的断开泄漏电流。因此，在使用CMOS电路的半导体器件内部存在着产生异常的电流泄漏的故障部位时，能通过测量电源电流值和正常状态区别开来。想要利用该原理，通过测量作为试验对象的半导体器件在稳态下的电流即静态电源电流Iddq来判定有无故障的方法为静态电源电流试验(Iddq试验)。
然而，随着半导体器件的微细化，在采用大约0.25μm以下的设计法则制造的半导体器件中，静态电源电流Iddq的值处于100μm至数十mA以上的范围。因而，将合格与否判定基准值作为固定值来判定半导体器件合格与否的方法中，不得不把静态电源电流Iddq的合格与否基准值设在数mA～数十mA左右。因此，只能检测产生大于数mA的异常电流的故障，采用静态电源电流试验的故障检测能力大幅度地降低。
因而需要一种注意试验对象的半导体器件在多个测量点的静态电源电流Iddq的测量值、误差、或异常的偏离值的静态电源电流试验方法。为此，提出一种使用对试验对象的半导体器件的合格品预先测量好的多个测量点的静态电源电流Iddq的平均值比、试验对象的半导体器件的多个测量点的静态电源电流Iddq的测量值、以及该测量值的平均值来判定试验对象的半导体器件合格与否的方法(参照专利文献1)。
[专利文献1]特开2001-91566号公报
通常，使测试对象的半导体器件按功能进行适当动作，隔适当的周期(测量点)使时钟停止，在适当地等待一段时间后再测量，从而得到静态电源电流Iddq。为了缩短测试时间，要把测量点抑制在尽量少的数量上，通常将从半导体器件的连接信息或平面配置信息抽出的邻近布线信息等和对于半导体器件的测试方式作为输入，利用专用的测量点选择工具求得。用专利文献1揭示的方法，在横轴取正常的基准静态电源电流Iddq的测量值(通常为多个基准静态电源电流Iddq测量值的平均)，在纵轴取正常的测试对象的半导体器件的静态电源电流Iddq测量值的场合，推定所有的测量点可以画在通过原点的直线上或其附近，则如图11所示，在沿实线的两侧设判定合格品的基准线，在测试对象所有的测量点都在图11中用虚线表示的两根基准线包围的合格品区域内时，就判定为合格品。在图11中，为用“●”表示的情形。这里，所谓“基准”是以工艺中心条件为目标而制造出的半导体器件。但通常在半导体器件批量生产中，工艺条件大多偏离目标条件即工艺中心条件，尤其是在通常称为“DSM(Deep Sub-Micro深度亚微米)工艺”的0.25μm以下的微细工艺中，由于各种工艺参数的控制变得相当困难，所以随着日益微细化，工艺条件的偏离也有增大的倾向。这样，即使在管理较好的制造现场，生产工艺在某种程度上也大多偏离中心条件。其结果，偶尔在按照偏离中心条件的工艺条件制造时，即使是合格品的正常的半导体器件，其测量点例如如图中用“+”表示地那样，大致可分成G1和G2两个组，以专利文献1为前提以分开的形式作图。这种情况下，即使能将直线按某一组的静态电源电流Iddq测量值拟合，但另一组的静态电源电流Iddq的测量值必定偏离这条直线。因此，尽管是合格品，也作为不合格品处理。这种状况，特别是在着重高速度的半导体器件的每一块电路块上采用NMOS、PMOS的阈值Vth，n、Vth，p时容易产生。通常，因在某种工艺条件下制造的半导体器件量很多，所以最终把合格品作为不合格处理，半导体器件的制造厂为此蒙受相当大的损失。但是，反之，如由于担心这样的损失而放宽合格品范围，则就会将不合格品误判为合格品而混出厂，结果失去顾客的信任。这样，专利文献1揭示的静态电源电流Iddq的试验方法难以在大量生产时适当应对通常设定的工艺条件的波动，难以作出可靠性高的合格与否的判定，在实际的半导体器件大量生产的场合，难以付诸实用。
鉴于上述问题，本发明目的在于提供一种考虑到各种工艺条件的波动的、能检测静态电源电流值的异常的试验装置、合格与否判定基准设定装置、试验方法及试验程序。
发明内容
为了达到上述目的，本申请的第1方面是一种试验装置，包括
(1)测量作为试验对象的半导体器件的测量部、
(2)输入半导体器件试验的设定数据的输入部、
(3)存储设定数据的存储部、
(4)根据测量点的静态电源电流值将测量点分组并设定测量点组的测量点分组部、
(5)计算由于测量点组的工艺条件之差而产生的静态电源电流值的误差之和为最小的加权平均值的加权平均值计算部、
(6)根据加权平均值算出静态电源电流值的误差的最大值的误差值计算部、
(7)存储根据静态电源电流值的测量点组的合格与否判定基准的存储部、以及
(8)根据合格与否基准来判定半导体器件合格与否的合格与否判定部。
本申请的第2方面是一种合格与否判定基准设定装置，包括
(1)根据半导体器件多个静态电源电流的测量点上在多种工艺条件下测量的静态电源电流测量值将测量点分组并设定测量点组的测量点分组部、
(2)计算由于测量点组的工艺条件之差而产生的静态电源电流值的误差之和为最小的加权平均值的加权平均值计算部、
(3)根据加权平均值来计算静态电源电流值的误差的最大值的误差计算部、以及
(4)存储根据静态电源电流值的测量点组的合格与否判定基准的存储部。
本申请的第3方面为一种试验方法，包括
(1)输入部读入半导体器件的静态电源电流测量点的信息并存入测量点存储部的步骤、
(2)输入部读入静态电源电流值并存入数据存储部的步骤、
(3)测量点分组部根据静态电源电流值的测量值将测量点分组并设定测量点组的步骤、
(4)加权平均运算部计算静态电源电流值的误差的加权平均值使得表示由测量点组的工艺条件之差而产生的静态电源电流值的误差的方差之和为最小的步骤、
(5)合格与否判定基准设定装置根据加权平均值和由于测量点组的工艺条件之差而产生的静态电源电流值的误差间的差来设定测量点组的合格与否判定基准的步骤、以及
(6)合格与否判定部根据合格与否判定基准进行半导体器件合格与否判定的步骤。
本申请的第4方面为一种用于使计算机执行以下步骤的试验程序，
(1)输入部读入半导体器件的静态电源电流测量点的信息并存入测量点存储部的步骤、
(2)输入部读入静态电源电流值并存入数据存储部的步骤、
(3)测量点分组部根据静态电源电流值的测量值将测量点分组并设定测量点组的步骤、
(4)加权平均运算部计算静态电源电流值的误差的加权平均值使得表示由测量点组的工艺条件之差而产生的静态电源电流值的误差的方差之和为最小的步骤、
(5)合格与否判定基准设定装置根据加权平均值和由于测量点组的工艺条件之差而产生的静态电源电流值的误差间的差来设定测量点组的合格与否判定基准的步骤、以及
(6)合格与否判定部根据合格与否判定基准进行半导体器件合格与否判定的步骤。
根据本发明，能提供一种在半导体器件制造时考虑到工艺条件的波动、能以高灵敏度、高可靠性检测静态电源电流值异常的试验装置、合格与否判定基准设定装置、试验方法及试验程序。
附图说明
图1为表示本发明第1实施形态有关试验装置的电路构成示意图。
图2为说明设定本发明第1实施形态有关试验装置的合格与否判定基准值的方法用的流程图。
图3为说明设定本发明第1实施形态有关试验装置的合格与否判定方法用的流程图。
图4为表示将工艺余量试样(Process Margin Sample)和基准静态电源电流比较后的测量点的分组概念图。
图5为表示各测量点静态电源电流的误差值的图。
图6为表示静态电源电流的平均值和误差的标准偏差的图。
图7为表示包括将工艺余量试样的测量点的分组也拟合为直线的示意图。
图8为表示异常电流的测量点数和误差的方差间关系用的图。
图9为表示测量点、和表示静态电源电流的误差的偏置值间关系用的图。
图10为表示本发明第2实施形态有关的试验装置的电路构成示意图。
图11为工艺余量试样和基准静态电源电流比较后的示意图。
标号说明
1测量点分组部
2最佳加权平均值计算部
3误差值计算部
4合格与否判定基准设定部
10CPU
11测量点存储区
12试样测量数据存储区
13合格与否判定基准存储区
14测量条件存储区
15测量数据存储区
16仿真数据存储区
17合格与否判定结果存储区
20合格与否判定基准设定装置
30输入部
40测量部
50合格与否判定部
60输出部
100存储部
具体实施方式
以下参照附图，说明本发明的实施形态。在以下的附图中，同一或类似的部分上用同一或类似的标号表示。但附图均为示意图，敬请注意各部的大小比率等均和实物不同。另外，当然在各附图之间也包括相互的尺寸关系或比率不同的部分。
另外，以后阐述的第1及第2实施形态为用于将本发明技术思想具体化的装置、或方法的例子，所以，本发明的技术思想不是将构成的部件的材质、形状、结构、配置等限定在以后要阐述的内容中。本发明的技术思想可以在专利申请的范围内增加各种变更。
第1实施形态
本发明第1实施形态的试验装置如图1所示，包括CPU10、输入部30、存储部100、测量部40、及输出部60。存储部100包括测量点存储区11、试样测量数据存储区12、合格与否判定基准存储区13、测量条件存储区14、测量数据存储区15及合格与否判定结果存储区17。另外，CPU10包括合格与否判定基准设定装置20和合格与否判定部50。再者，合格与否判定基准设定装置20包括根据测量点的静态电源电流值将测量点分组并设定测量点组的测量点分组部1、计算由于测量点组的工艺条件之差而产生静态电源电流值的误差之和为最小的加权平均值的最佳加权平均值计算部2、根据加权平均值计算按照各测量点组的静态电源电流要考虑的静态电源电流值的误差的最大值的误差值计算部3、及合格与否判定基准设定部4。
合格与否判定基准的设定，是从输入部30向合格与否判定基准设定装置20输入静态电源电流Iddq的测量点的信息和静态电源电流Iddq的工艺余量试样测量数据，分别存入测量点存储区11和试样测量数据存储区12后，由合格与否判定基准设定装置20调用，并设定合格与否判定基准。
由合格与否判定基准设定装置20设定的合格与否判定基准存入合格与否判定基准存储区13。另外，在半导体器件的试验中，自输入部30输入半导体器件试验所需的测量设定条件和成为合格与否判定的基准的判定值，分别存入测量条件存储区14和合格与否判定基准存储区13。测量设定条件也包括测试方式，合格与否判定的基准也包括分组后的测量点的信息及构成处理测量数据的数学式的有关信息。测量部40由图中未示出的恒流源、恒压源等的电源、具有电流表、电压表等功能的LSI测试仪、探测器等构成。由测量部40从测量条件存储区14调用作为试验对象的半导体器件试验所需的测量设定条件，测量作为试验对象的半导体器件，测量数据存入测量数据存储区15。其后，由合格与否判定部50从测量数据存储区15调用作为试验对象的半导体器件的测量数据，根据从合格与否判定基准存储区13调用的合格与否判定基准，由合格与否判定部50判定作为试验对象的半导体器件合格与否。由合格与否判定部50进行的试验对象的半导体器件的合格与否判定结果存入合格与否判定结果存储区17，择需向输出部60输出。
说明本发明第1实施形态有关的试验装置的合格与否判定基准设定方法之前，先对计算合格与否判定基准设定所需的最佳加权平均值和各种工艺条件下的误差值的方法、以及判别合格品与不合格品的方法说明如下。
工艺余量评价中，工艺条件除了成为大量生产时的目标条件的工艺中心条件，出于评价在以动作电压、动作频率为主的半导体器件各特性上是否有足够的余量、即在大量生产时存在工艺波动的情况下不能满足技术规格的危险是否足够小的目的，还使用和工艺中心条件不同的工艺条件。将这些条件称为“工艺特别规定的部分(process corner)条件”，例如在NMOS晶体管的阈值Vth，n的工艺中心条件为0.6V时，可以将其工艺特别规定的部分条件设为0.45V等。另外，PMOS晶体管的阈值Vth，p的工艺中心条件为0.6V，其工艺特别规定的部分条件设为0.75V。此外，成为对象的主要的物理参数还有晶体管的栅极长度Lpoly。这样，将使用让工艺条件偏离工艺中心条件作各种变化的条件而制成的试样称为工艺余量试样。图4示出在多个测量点测量工艺余量试样的静态电源电流Iddq的结果的一例。图4的纵轴表示作为测试对象的半导体器件的静态电源电流Iddq，横轴表示多个基准静态电源电流Iddq的平均值。如图4所示，某个工艺特别规定的部分条件的工艺余量试样的静态电源电流Iddq的测量值表示出与基准静态电源电流Iddq的测量值不同的值，并且分成多组分布。图4中以组G1及组G2的形式示出。组G1及组G2为静态电源电流Iddq比基准的静态电源电流Iddq大的情形，当然也会有小的情形。
图4中只表示组G1及组G2两组，在使用更多的工艺特别规定的部分条件时，静态电源电流Iddq几乎相同的某些测定点的组有可能再增加。本发明中，在为了这样评价半导体器件的工艺余量而制成的工艺余量试样中测量静态电源电流Iddq，根据该信息，在设定好的全部工艺条件下将同样地动作的测量点汇总在同一组内，以组为单位进行误差管理，或检测出异常电流值(不合格品)。这一分组妥当与否在已有的几个半导体器件上已确认。这里，所谓“同样地动作”系指在作出评价的所有的工艺条件中，静态电源电流Iddq是指以下的情况：
(a)能存在于某个限定的区域内，或拟合在斜率几乎固定的直线上。
(b)能拟合在适当的直线上。
(c)能用更高次的曲线或指数曲线等适当的曲线进行拟合。
(d)在图4示出的组G1及组G2分别含有的测量点上，组内的静态电源电流Iddq的测量值几乎相同。这就变成(a)的例子。
作为各组内的静态电源电流Iddq的误差之和，如用表示半导体器件的全部测量点的静态电源电流Iddq的全体误差的方差SO表示，则
SO＝S(G1)+S(G2)+…+dG           …(1)
式中S(G1)、S(G2)、…为表示各个组G1、组G2、…的组内误差的方差。另外，dG表示组间误差。这里特别关注组内误差，现将表示全部组内误差的方差SO’定义如下，
SO’＝S(G1)+S(G2)+…            …(2)
式(2)由于将静态电源电流Iddq几乎相同的测量点分组，所以在合格品的半导体器件的静态电源电流Iddq中，各组的方差S(G1)、S(G2)、…及全体的方差SO’变成小的值。但是各组的方差S(G1)、S(G2)、…及全体的方差SO’由于与各测量点的静态电源电流Iddq及其测量点所属的组的全部测量点上的静态电源电流Iddq的平均值之差的平方和成比例，所以存在的问题是各组的测量点之间静态电源电流Iddq的异常值的检测能力难以提高。
因此，关于上述测量点分组后的合格品、不合格品的判定，则在各组内检测出异常值的方法对于提高其检测能力和判定的可靠性是有利的。还有，以上的静态电源电流Iddq测量点的分组虽利用工艺余量试样的评价结果进行，但是，通常工艺余量试样主要目的是评价动作频率等设计特性的余量，通常的情况为生成Vth，n、Vth，p都偏置在工艺特别规定的一部分值的极端的工艺条件，但是这一点对于本发明目的想要更高精度地推定大量生产时在发生频度高的工艺条件下正常的半导体器件中各测量点的静态电源电流Iddq值而言，未必能说是最佳的。所以，也可以做成例如只将Vth，n、Vth，p两个中的一个偏置在工艺特别规定的一部分值、而另一个为工艺中心值的工艺余量试样。这样，能以更接近大量生产时发生频度高的工艺条件的条件来评价各测量点的静态电源电流Iddq值的动作，能作出精度更高的推断。另外，以上的工艺余量试样评价基本上是关于NMOS、PMOS晶体管的阈值Vth，n、Vth，p和晶体管的栅极长度Lpoly生成工艺中心值的试样和偏置在最小、最大的工艺特别规定的一部分值的工艺余量试样，但如也做成如上所述作为工艺条件把任何一个物理参数作为工艺中心值的工艺余量试样，则能提高静态电源电流Iddq的推定精度，提高异常值的检测能力。但另一方面，设定较多的工艺余量条件，将需要多余的评价成本及资源，再者，最近也有为了兼顾提高速度和降低电耗两者而利用多个阈值的半导体器件，反之也有即使在某种程度上降低精度而工艺余量条件数目也减少的情况。总之，关于设定怎样的工艺条件生成这样的工艺余量试样有各种各样的情况，这些都包括在将评价用所有的多种工艺条件做成的余量试样作为基础能有效地检测半导体器件的静态电源电流异常的本发明的范围内。
以下，说明测量点分组结束后的步骤。
首先求出在各组中每个测量点的试样测量数据的误差值。图5示出的测量点i处的工艺条件α的静态电源电流Iddq(i、α)的误差值可用下式表示。
ΔIddq(i、α)＝Iddq(i、α)-AVR(Iddq(α))       …(3)
式中，AVR(Iddq(α))为Iddq(i、α)在工艺条件α下的静态电源电流Iddq(i、α)的平均值。用式(3)，则如式(4)那样定义表示工艺条件α中测量点数为m个时的组G(n)(n＝1、2、…)的误差的方差。
S(G(n)、ΔIddq(α))＝1/(m-1)×∑{Iddq(i、α)-ΔIddq_op(i)-AVR(Iddq(α))}²            …(4)
式中，∑为从i＝1至m的和。另外，ΔIddq_op(i)为对于Iddq(i、α)的工艺条件α的加权平均值。横轴为工艺条件α下的静态电源电流Iddq的平均值AVR(Iddq(α))，纵轴为静态电源电流Iddq的误差，相对各工艺条件画出式(4)的平方根(S(G(n)、ΔIddq(α)))^1/2、即工艺条件α中的组G(n)的误差的标准偏差σ，然后通过连接标准偏差σ大的点，求出标准偏差σ的包络线，从而得到图6示出的误差曲线σp。误差曲线σp表示与静态电源电流Iddq值相对应的全部工艺条件下预想的静态电源电流Iddq值的最大误差值，取决于加权平均值ΔIddq_op(i)。因此，设定ΔIddq_op(i)，使得表示各组的静态电源电流Iddq的组内误差的总和的方差SO’为最小。由此，例如设定加权平均值ΔIddq_op(i)，使得按照多个工艺条件的误差值为最小。或可以在大量生产时考虑将大部分的半导体器件在工艺中心条件附近制造，以工艺中心条件为中心设定加权平均值ΔIddq_op(i)，使得方差SO’在所有的工艺条件下为最小的值。例如可以采用在工艺中心条件下的静态电源电流Iddq的误差值。但是相当重要的一点是在任何场合，都要注意在特定的工艺条件下正常稳定不使误差增大。这样，通过设定加权平均值ΔIddq_op(i)，从而能将表示合格品时作为全体的组内误差的方差SO’为最小值。另外，在考虑到在大量生产用试验中的应用时，例如也可以考虑到试验装置的装置间误差、或在可能的范围内反复测量产生的误差等测量系统误差，求出误差曲线σp。这时，可以将试验作为工艺的一部分进行考虑，把测量系统的不同看作工艺条件中的一个进行分组。这样，由使组内的所有误差为最小的最佳平均加权值和以静态电源电流Iddq值表现的各工艺条件下的误差的最大值，计算出误差曲线σp。
还在图7的组G1的场合，利用适当的直线拟合某个测量点的组(i)时(相当于“同样地动作”的定义(b))，前面的式(3)可以改写为式(5)。
ΔIddq(i、α)＝Iddq(i、α)-{a(α)·Iddq_reference(i)+b(α)}   …(5)
式中，a及b为拟合用的适当的常数。将该值代入用改变前述的式(4)后的以下的式(6)表示的方差S(G(n)、ΔIddq(α))中，则如前所述，可以决定使静态电源电流Iddq的所有组内误差SO’为最小。
S(G(n)、ΔIddq(α))＝1/(m-1)×∑{ΔIddq(i、α)-ΔIddq_op(i)}   …(6)
式中这时，ΔIddq_op(i)应为以下的构成。
ΔIddq_op(i)＝a_op·Iddq_reference(i)+b_op                     …(7)
式(7)中，a_op、b_op为将a(α)、b(α)作为调整用参数对工艺条件α取加权平均后的值。这里要注意，在用直线拟合的场合，比用平均值拟合的场合的参数增多，误差推定的精度容易降低。因此，也要事先掌握表示各工艺条件下的各测量点组的静态电源电流Iddq间的关系的信息。由此，能随着工艺条件的变化更加准确地掌握静态电源电流Iddq的变化，就能更加详细地知道作为测试对象的半导体器件是在怎样地被偏置的工艺条件下制造出来的，能提高误差的推定值精度，提高合格品·不合格品的判定可靠性。具体为预先将图7中用“+”表示的各测量组的重心坐标数据和工艺余量试样的工艺条件一起进行存储。当然，能有效地用作为在进行用平均值的拟合时使误差推定精度提高的手段。还有，在一般的曲线的场合，可以基本上在式(5)的{ΔIddq(i、α)-ΔIddq_op(i)}的部分描述拟合的式子，使用各个系数作为调整用参数。
以下说明采用误差曲线σp设定检测静态电源电流Iddq的异常值用的技术规格(spec)曲线Sp的方法。技术规格曲线Sp例如在静态电源电流Iddq小的区域为3×σp，而在静态电源电流Iddq大的区域设定成为半导体器件静态电源电流Iddq的界限的上限Iddq_-MAX，超过该Iddq_-MAX的为不合格品。这是由于，作为试验对象的半导体器件的静态电源电流Iddq大时，为了求导误差曲线σp而测量的工艺余量试样的误差值一般变大，误差曲线σp的值也变大。这时，由于异常电流的判定基准Iddq_-MAX例如为3×σp，则半导体器件的合格与否判别基准过于宽松，存在把不合格品判定为合格品的危险。因此设定静态电源电流Iddq的上限Iddq_-MAX。图6中，表示将静态电源电流Iddq的上限Iddq_-MAX设在2×σp时的技术规格曲线Sp。还可以例如在工艺中心条件下的静态电源电流Iddq的4倍左右，不根据误差曲线σp，一并使用固定值作为判定基准Iddq_-MAX。另外，当然也可以不设定上限Iddq_-MAX，在静态电源电流Iddq的全部区域使用与误差曲线σP成比例的曲线。
以下，说明合格品和不合格品的判别方法。当半导体器件内存在静态电源电流Iddq异常的故障时，可以设想各组的静态电源电流Iddq的误差值变大。这时，能对每一组设定判定静态电源电流Iddq的合格与否的基准值，进行合格品与不合格品的判别。但如前所述，本发明第1实施形态有关的试验方法中，由于将多个测量点的静态电源电流Iddq值用于半导体器件的合格与否的判定，所以要预先研究各组的静态电源电流Iddq的误差值和半导体器件全体的静态电源电流Iddq的误差值间的关系。图8中将静态电源电流Iddq的测量点间的误差值小的半导体器件作为第1批(lot)，将静态电源电流Iddq的测量点的误差值大的半导体器件作为第2批，图中表示这时的静态电源电流Iddq异常的异常电流测量点数和表示静态电源电流Iddq的误差的方差S间的关系。本来，由于半导体器件是合格品，则需要异常电流测量点是0个。图8中将方差S的合格与否判定基准作为Spec表示，在S≤Spec时，作为试验对象的半导体器件判定为合格品。图8的A区域中由于存在异常电流测量点，所以本来就是不合格品，但由于异常电流点数少，所以作为整体的静态电源电流Iddq的误差值小，却判定为合格品。这一误判在静态电源电流Iddq的点间误差值小的第1批的场合特别多。另一方面，为了将A区域的半导体器件判定为不合格，而将合格与否判定基准Spec减小时，有可能将合格品判定为不合格品。即，将合格品的B区域的半导体器件作为不合格品判定，这种情况大多发生在误差大的第2批的场合。因此，把合格与否判定基准Spec设小是有限制的。
为解决这样的问题，实施各个测量点的合格与否判定是一种有效的方法，利用图3的流程图说明这种合格与否判定方法。
(1)先在步骤S201，设定静态电源电流Iddq的合格与否判定基准的上限时，若不满足合格与否判定基准的测量点尽管只是一点，仍判定为不合格。
(2)在步骤S202，从成为判定对象测量点中抽出正常的概率高的测量点i，最初成为判定对象的测量点为全部测量点。作为抽出的方法，例如抽出静态电源电流Iddq的测量值和加权平均值ΔIddq-op(i)之差为最小的测量点i。
(3)然后，在步骤S203，将已判定为正常的测量点作为基准，用后述的方法判定在步骤S202抽出的判定对象的测量点正常与否。因最初比较对象少，所以把步骤S202抽出的测量点视作正常。
(4)在步骤S204，在判定测量对象的测量点为正常时，进入步骤S205，其它的场合判定为不合格。
(5)在步骤S205，检查是否判定了全部测量点，在已判定的场合，判定为合格品，其它的场合返回步骤S202。
作为步骤S203的判定方法例如可使用以下的方法。首先将正常的概率高的测量点i的静态电源电流Iddq的测量值和加权平均值ΔIddq-op(i)之差作为最小的偏置(offset)di。将下一个判定对象的测量点的静态电源电流Iddq的测量值与该测量点处的加权平均值之差作为偏置值，求出该测量点的偏置值和最小偏置di之间的差d。然后，通过差d和用以下所示的方法设定的基准值d_Spec比较，判定该测量点正常与否。利用判定完毕的正常的测量点和判定对象的测量点，依次执行这一步骤。作为基准值d_Spec的设定方法，可以有使用误差曲线σp的值、或使用规定的固定值等。例如在图9示出利用判定完毕的正常测量点的静态电源电流Iddq的测量值和加权平均值ΔIddq-op(i)之差的移动平均值d_AVR、及误差曲线σp的判定方法。将di+d_AVR的值作为测量点的平均的偏置值，判定偏离di+d_AVR例如3×σp以上的偏置值的测量点为异常。上述判定方法中，由于能够预先求出作为试验对象的半导体器件的误差曲线σp来使用，所以例如能以批为单位判定与工艺条件或静态电源电流Iddq的误差的稳定性等对应的半导体器件的合格品和不合格品。
以下，利用图2的流程图说明本发明第1实施形态有关的试验装置的合格与否判定基准设定方法。
(1)首先，在步骤S101，从输入部30输入测量点的信息，并存入测量点存储区11。
(2)然后，在步骤S102，从输入部30输入各种工艺例如5个以上工艺余量试样的静态电源电流Iddq测量数据，并存入试样测量数据存储区12。
(3)然后，在步骤S103，利用测量点分组部1调用、对照存入测量点存储区11的测量点信息和存入试样测量数据存储区12的工艺余量试样的静态电源电流Iddq的测量数据，进行测量点的分组。具体为如前所述，利用和基准静态电源电流Iddq测量数据比较后的分布，从而在试样测量数据的值接近的测量点之间进行分组。
(4)然后，在步骤S104，在最佳加权平均值计算部2求出各组内每个测量点的静态电源电流Iddq的误差值。
(5)再在步骤S105，利用前述的方法在最佳加权平均值计算部2求出静态电源电流Iddq的加权平均值。
(6)然后，在步骤S106中，在误差值计算部3利用所述方法根据加权平均值求出静态电源电流Iddq的误差曲线。
(7)然后，在步骤S107中，根据误差曲线σP，在合格与否判定基准设定部4中设定技术规格曲线Spec，设定合格与否判定基准值。
以上说明中，以在步骤S101读入测量点的信息、并在步骤S102读入工艺余量试样测量数据为例进行说明，但是即使与该顺序相反当然亦可以。
合格与否基准设定部4设定的合格与否判定基准存入合格与否判定基准存储区13，在合格与否判定部50对作为试验对象的半导体器件进行合格与否判定时进行参照。
如上所述，根据本发明第1实施形态有关的试验装置，能进行考虑到各工艺中的波动的、检测静态电源电流Iddq值的异常的试验。
第2实施形态
本发明的第2实施形态有关的试验装置如图10所示，包括CPU10、输入部30、存储部100、测量部40及输出部60。存储部100包括测量点存储区11、合格与否判定基准存储区13、测量条件存储区14、测量数据存储区15、仿真数据存储区16及合格与否判定结果存储区17。另外，CPU10还包括合格与否判定基准设定装置20和合格与否判定部50。合格与否判定基准设定装置20包括根据测量点的静态电源电流值将测量点分组并设定测量点组的测量点分组部1、计算出根据测量点组的工艺条件之差而产生的静态电源电流值之误差的和变为最小的加权平均值的最佳加权平均值计算部2、根据加权平均值计算按照各测量点组的静态电源电流应考虑的静态电源电流值的误差中的最大值的误差值计算部3、及合格与否判定基准设定部4。
合格与否判定基准的设定，是从输入部30向合格与否判定基准设定装置20输入静态电源电流Iddq的测量点的信息和静态电源电流的仿真解析值，分别存入测量点存储区11和仿真数据存储区16后，利用合格与否判定基准设定装置20调用，设定合格与否判定基准。由合格与否判定基准设定装置20设定的合格与否判定基准存入合格与否判定基准存储区13。另外，在半导体器件的试验中，从输入部30输入半导体器件试验所需的测量设定条件和成为合格与否判定的基准的判定值，分别存入测量条件存储区14和合格与否判定基准存储区13。测量设定条件也包含测试方式，合格与否判定的基准也包括对分组后的测量点的信息及构成处理测量数据的数学式的有关信息。测量部40由图中未示出的恒流源、或恒压源等电源、具有电流表或电压表等功能的LSI测试仪、探测器等构成。利用测量部40从测量条件存储区14调用作为试验对象的半导体器件试验所需的测量设定条件，测量作为试验对象的半导体器件，测量数据存于测量数据存储区15。然后，由合格与否判定部50从测量数据15存储区15调用作为试验对象的半导体器件的测量数据，并根据从合格与否判定基准存储区13调用的合格与否判定基准，由合格与否判定部50判定作为试验对象的半导体器件的好坏。由合格与否判定部50进行的试验对象的半导体器件的合格与否判定结果存入合格与否判定结果存储区17，择需从输出部60输出。
图10示出的试验装置中具有仿真数据存储区16来代替试样测量数据存储区12，这一点和图1不同。即利用能计算静态电源电流Iddq的半导体器件的仿真模型对作为试验对象的半导体器件求各种工艺条件下的静态电源电流Iddq值，从输入部30输入其解析结果数据，存于仿真数据存储区16。通过实施仿真来代替生成工艺余量试样测量静态电源电流Iddq值，从而能节省制造及测量工艺余量试样所花的经费和时间。除此以外，由于和第1实施形态实质上相同，所以不再重复阐述。
根据本发明第2实施形态有关的试验装置，能进行考虑到各种工艺的波动的检测出静态电源电流Iddq值的异常的试验。
其它的实施形态
如上所述，虽然利用实施形态对本发明作了阐述，但不应理解为本发明就限于上述揭示的一部分的描述及附图。根据这一揭示，从事这项技术的人自然会明了各种替代的实施形态、实施示例及应用技术。
例如第1、第2实施形态中对用1个CPU构成的例子进行了说明，当然也可以是别的构成。本发明的系统基本上由(1)合格与否判定基准设定装置20、和(2)使用合格与否判定基准的实际半导体器件试验装置构成，关于(1)也能够如下所述构成，即由第1输入部、第1存储部、第1输出部、第1CPU构成，第1存储部由测量点存储区11、试样测量数据存储区12、合格与否判定基准存储区13构成，第1CPU只包含合格与否判定基准设定装置20，从第1输出部输出合格与否判定基准。关于(2)也能够如下所述构成，即由第2输入部、第2存储部、测量部40、第2输出部、第2CPU构成，第2存储部由合格与否判定基准存储区13、测量条件存储区14、测量数据存储区15、合格与否判定结果存储区17构成，第2CPU作为LSI测试仪内的CPU等，只包含合格与否判定部50，合格与否判定结果从第2输出部输出。此外，也能很方便地采用不同的构成，所有这些变更均在本发明的范围内。
这样，应理解为本发明包含这里未叙述的各种实施形态等。因而，本发明仅由根据本揭示的妥善的权利要求范围的发明特定事项所限定。