电极形成方法、电容元件及其制造方法.pdf

本发明公开了一种电极形成方式、电容元件及其制造方法，实现了构成电容元件的电极的微细化，并且提供了具有微细化的电极的电容元件的制造方法。在电容元件的制造方法中，在半导体衬底上形成第1导电膜之后，在第1导电膜上形成在第1方向延伸的第1掩膜图形，接着，用第1掩膜图形对第1导电膜进行刻蚀，由此形成导电膜图形，接下来，在半导体衬底上，在从下起顺序地形成电介质膜和第2导电膜之后，在第2导电膜之上形成在与第1方向不同的第2方向延伸的线状的第2掩膜图形。接着，用第2掩膜图形，对第2导电膜、电介质膜和导电膜图形进行刻蚀，由此形成由电容下部电极、电容绝缘膜和电容上部电极构成的电容元件。

1.  一种电极形成方法，其特征在于，包括：
在衬底上形成导电膜的步骤；
在上述导电膜之上形成在第1方向延伸的第1掩膜图形的步骤；
用上述第1掩膜图形对上述导电膜进行刻蚀，由此形成导电膜图形的步骤；
去除存在于上述导电膜之上的上述第1掩膜图形的步骤；
在上述衬底和上述导电膜图形之上形成在与上述第1方向不同的第2方向延伸的第2掩膜图形的步骤；以及
用上述第2掩膜图形对上述导电膜图形进行刻蚀，由此形成电极的步骤。

2.  如权利要求1所述的电极形成方法，其特征在于，上述导电膜含有金属材料。

3.  如权利要求1所述的电极形成方法，其特征在于，上述电极的纵横比大于或等于1。

4.  一种电容元件的制造方法，其特征在于，包括：
在衬底上形成第1导电膜的步骤；
在上述第1导电膜之上，形成在第1方向延伸的第1掩膜图形的步骤；
用上述第1掩膜图形对上述第1导电膜进行刻蚀，由此形成导电膜图形的步骤；
在上述衬底上从下依次形成电介质膜和第2导电膜，使得覆盖上述导电膜图形的步骤；
在上述第2导电膜之上，形成在与上述第1方向不同的第2方向延伸的第2掩膜图形的步骤；以及
用上述第2掩膜图形对上述第2导电膜、电介质膜和导电膜图形进行刻蚀，由此形成包括由上述导电膜图形构成的电容下部电极、由上述电介质膜构成的电容绝缘膜、以及由上述第2导电膜构成的电容上部电极的电容元件的步骤。

5.  如权利要求4所述的电容元件的制造方法，其特征在于，上述第1导电膜和上述第2导电膜之中的至少一个含有金属材料。

6.  一种电容元件，其特征在于，包括：
在预定方向并列配置且侧面位于在上述预定方向延伸的面上的多个电容下部电极；
在上述多个电容下部电极之上，在上述预定方向延伸地形成的电容绝缘膜；以及
在上述电容绝缘膜之上，在上述预定方向延伸地形成的电容上部电极；
上述多个电容下部电极的位于上述面上的侧面、上述电容绝缘膜的在上述预定方向延伸的侧面，以及上述电容上部电极的在上述预定方向延伸的侧面齐平。

7.  如权利要求6所述的电容元件，其特征在于，上述电容下部电极和上述电容上部电极中的至少一个含有白金或者铱。

8.  如权利要求6或7所述的电容元件，其特征在于，上述电容绝缘膜包括具有铋层状钙钛矿构造的强电介质材料、锆钛酸铅、以及钛酸钡锶或五氧化二钽。

电极形成方法、电容元件及其制造方法
技术领域
本发明涉及一种具有电容绝缘膜的电容元件及其制造方法，特别涉及电极的形成方法，该电容绝缘膜由使用了电介质材料的强电介质膜或高介电常数膜构成。
背景技术
在具有由强电介质膜构成的电容绝缘膜的强电介质电容元件的开发中，采用了平面型构造的1～64kbit的小容量的强电介质电容元件已开始批量生产。最近，采用了以缩小单元尺寸为目的的、具有在电容下部电极的正下方配置与半导体衬底电连接的接触插塞(contactplug)的构造的层叠型构造的256kbit～4Mbit的大容量的强电介质电容元件成为开发的中心。
一般来说，强电介质电容元件的微细化基本上比CMOS落后，其理由之一是对由白金或铱等贵金属材料构成的电极和电介质膜进行微细化加工的困难大。以前，用1个掩膜对电容上部电极、电容绝缘膜及电容下部电极一并进行刻蚀，由此不需要估计用另外的掩膜刻蚀时所要求的掩膜重合余量，就实现了单元的微细化。这样一来，就形成了具有层叠型构造的强电介质电容元件(例如，参照专利文献1)。
下面参照图18对现有的具有电容元件的强电介质存储器的构造进行说明。
如图18所示，在半导体衬底100上形成有划分元件形成区域的元件分离绝缘膜101。在元件分离形成区域的表面部形成有n型杂质扩散层(磷)102和103。并且，在半导体衬底100上形成有由栅极绝缘膜104和栅极电极105构成的开关用晶体管。栅极电极105为字线。另外，在半导体衬底100上形成有第1层间绝缘膜106，使得覆盖开关用晶体管。
在第1层间绝缘膜106上形成有与n型杂质扩散层102连接的位线107。作为位线107的材料，使用金属硅化物和多晶硅的层叠膜。在第1层间绝缘膜106和位线107之上形成有第2层间绝缘膜108，在该第2层间绝缘膜108和第1层间绝缘膜106上形成有下端与n型杂质扩散层103连接的由多晶硅构成的存储器接触头(contact)109。
在第2层间绝缘膜108和存储器接触头109之上，用溅射法从下开始顺序形成厚度为50nm的由氮化钛构成的扩散防止层110和厚度为200nm的由白金膜构成的电容下部电极111。扩散防止层110，具有防止构成基底电极111和存储器接触头109的氧对多晶硅扩散的作用。在电容下部电极111之上形成有由强电介质膜构成的电容绝缘膜112。电容绝缘膜112，在用反应性蒸镀法形成厚度约为150nm的由锆钛酸铅(Pb(Zr_0.5 Ti_0.5)O₃)构成的薄膜后，在氧气氛围中在650℃下通过30秒钟的热处理进行结晶化。并在电容绝缘膜112之上用溅射法形成厚度为50nm的由白金膜构成的电容上部电极113。
由电容下部电极111、电容绝缘膜112和电容上部电极113构成的电容元件是如下这样形成的：首先，用溅射刻蚀法并用转印了光致抗蚀剂图形且具有350nm的膜厚的硬掩膜使电容上部电极113图形化，之后，用CF₄和Ar的混合气体加工电容绝缘膜112。然后，用溅射刻蚀法，加工电容下部电极111。并且，在形成电容元件时，为了防止在电容下部电极110的侧壁上残存白金类的突起状堆积物和在其外周残存由强电介质膜的构成元素构成的堆积物，调整干刻蚀的条件，使得各向同性地进行刻蚀，并使截面加工形状成为斜边对衬底的角度为小于或等于75°的梯形。
[专利文献]日本特开平9-162311(第5页图1)
但是，在现有的电容元件的制造中，由于使用所谓的残痕的点图形加工电容元件，所以存在必须确保光致抗蚀剂的紧密接触性所必须的面积这样的制约。即，在点图形中抗蚀剂孤立存在，因此如果要使电极的尺寸微细化，则将减少抗蚀剂和成为基底的膜的紧密接触面积，因此在刻蚀时，抗蚀剂有时剥离而产生不良图形。再有，由于抗蚀剂和成为基底的膜的亲和性或者想要形成的电极的面积的原因，在光刻阶段，抗蚀剂有时产生剥离或坍塌。
另外，一般说来，在比较了点图形和线图形的情况下，线图形只考虑1维光的影响就足够了，与此相反，点图形需要考虑2维光地影响，因此使用点图形时比使用线图形时分辨率低，使用点图形时比使用线图形时焦点深度小。即，在电容元件的微细化加工中，点图形不如线图形。
发明内容
鉴于上述情况，本发明的目的在于促进不依赖电极使用的材料及电极面积、具有层叠型构造的电介质电容器的微细化。
为了解决上述的课题，本发明的电极形成方法，其特征在于，包括：在衬底上形成导电膜的步骤；在上述导电膜之上形成在第1方向延伸的第1掩膜图形的步骤；用上述第1掩膜图形对上述导电膜进行刻蚀，由此形成导电膜图形的步骤；去除存在于上述导电膜之上的上述第1掩膜图形的步骤；在上述衬底和上述导电膜图形之上形成在与第1方向不同的第2方向延伸的第2掩膜图形的步骤；以及用上述第2掩膜图形对上述导电膜图形进行刻蚀，由此形成电极的步骤。
根据本发明的电极形成方法，用在第1方向延伸的第1掩膜图形形成了导电膜图形之后，用在第2方向延伸的第2掩膜图形在第1方向和第2方向交叉的位置上形成电极，从而可以充分地确保抗蚀剂和成为基底的膜的紧密接触面积，因此，可以防止在形成微细化了的电极之际的光刻时和刻蚀时的抗蚀剂剥离和坍塌，为此，由于不产生不良图形，所以可以形成微细的电容元件。另外，在第1和第2方向延伸的掩膜图形，与使用点状的图形时相比，由于在分辨率和焦点深度方面优秀，所以可以促进电极的微细加工。
在本发明的电极形成方法中，导电膜也可以含有金属材料。在本发明的电极形成方法中，由于防止了光刻时和刻蚀时的抗蚀剂剥离及坍塌，不会产生不良图形，所以，即使是因产生晕影(halation)等容易导致不良图形的材料的金属膜，也可以积极地用作电极。
在本发明的电极形成方法中，电极的纵横比也可以是大于或等于1。在本发明的电极形成方法中，由于防止了光刻时和刻蚀时的抗蚀剂剥离和坍塌、且不产生不良图形，所以可以容易地实现具有高纵横比的电极的微细化。
本发明的电容元件的制造方法，其特征在于，包括：在衬底上形成第1导电膜的步骤；在上述第1导电膜之上形成在第1方向延伸的第1掩膜图形的步骤；用上述第1掩膜图形对上述第1导电膜进行刻蚀，由此形成导电膜图形的步骤；去除存在于导电膜图形之上的第1掩膜图形的步骤；在上述衬底上，从下开始顺序形成电介质膜和第2导电膜，使得覆盖上述导电膜图形的步骤；在上述第2导电膜之上形成在与上述第1方向不同的第2方向延伸的第2掩膜图形的步骤；以及用上述第2掩膜图形对上述第2导电膜、电介质膜和导电膜图形进行刻蚀，由此形成包括由导电膜图形构成的电容下部电极、由电介质膜构成的电容绝缘膜和由上述第2导电膜构成的电容上部电极的电容元件的步骤。
根据本发明的电容元件的制造方法，用在第1方向延伸的第1掩膜图形形成导电膜图形之后，使用在第2方向延伸的第2掩膜图形、并在第1方向和第2方向交叉的位置上形成具有电容下部电极的电容元件，从而可以充分地确保抗蚀剂和成为基底的膜的紧密接触面积，因此可以防止形成微细化的电容元件之际的光刻时和刻蚀时的抗蚀剂剥离和坍塌。为此，由于不产生不良图形，所以可以形成微细化的电容元件。另外，用第2掩膜图形对第2导电膜、电介质膜和导电膜图形进行刻蚀，由此可以自对准地形成电容元件。再有，在第1或者第2方向延伸的掩膜图形，与使用点状的图形时相比，由于在分辨率和焦点深度方面优良，所以可以促进电容元件的微细化加工。
在本发明的电容元件的形成方法中，也可以是第1导电膜和第2导电膜之中的至少1个含有金属材料的情况。在本发明的电容元件的制造方法中，由于防止了光刻时和刻蚀时的抗蚀剂剥离和坍塌，不产生不良图形，因此即使是容易因产生晕影等而容易导致不良图形的材料的金属膜，也可以积极地用作电容上部电极或电容下部电极，例如，可以使用作为有利于电介质膜的结晶取向的金属膜的白金膜等。
本发明的电容元件，其特征在于，包括：在预定方向并列配置且侧面位于在上述预定方向延伸的面上的多个电容下部电极；在上述多个电容下部电极之上，在上述预定方向延伸地形成的电容绝缘膜；以及在上述电容绝缘膜之上在上述预定方向延伸地形成的电容上部电极；上述多个电容下部电极的位于上述面上的侧面、上述电容绝缘膜的在上述预定方向延伸的侧面和上述电容上部电极的在上述预定方向延伸的侧面是齐平的。
根据本发明的电容元件，由于可以自对准地形成电容元件的侧面形状，所以电容元件的微细化成为可能，并且，在电容下部电极电容规定型的电容元件中，可以促进单元的微细化。
在本发明的电容元件中，也可以是电容下部电极和电容上部电极之中的至少1个含有白金或者铱的情况。在制造本发明的电容元件之际，由于防止了光刻时和刻蚀时的抗蚀剂剥离和坍塌而不产生不良图形，所以，即使是因产生晕影等而容易引起不良图形的材料的金属膜也可以积极地用做电容上部电极或电容下部电极，例如，可以使用作为有利于电介质膜的结晶取向的金属膜的白金膜。
在本发明的电容元件中，电容绝缘膜由具有铋层状钙钛矿构造的强电介质材料、锆钛酸铅、钛酸钡锶或五氧化二钽构成。在制造本发明的电容元件之际，由于防止了光刻时和刻蚀时的抗蚀剂剥离和坍塌，从而不产生不良图形，所以可以把加工困难的材料用于电容绝缘膜。
如上所述，根据本发明的电容元件及其制造方法，用在第1方向延伸的第1掩膜图形形成导电膜图形之后，用在第2方向延伸的第2掩膜图形，在第1方向和第2方向交叉的位置上形成电容绝缘膜和电容上部电极，因此可以充分地确保抗蚀剂和成为基底的膜的紧密接触面积，可以防止形成微细化了的电容元件之际的光刻时和刻蚀时的抗蚀剂剥离和坍塌。为此，由于不产生不良图形，所以可以形成微细的电容元件。另外，用第2掩膜图形对第2导电膜、电介质膜和导电膜图形进行刻蚀，由此可以自对准地形成电容元件。再有，由于在第1或第2方向延伸的掩膜图形，与点状的图形相比，在分辨率和焦点深度方面优秀，所以可以促进电容元件的微细化加工。
图1A是表示本发明的第1实施方式的电极形成方法的工序剖面图，图1B是表示本发明的第1实施方式的电极形成方法的工序平面图。
图2A是表示本发明的第1实施方式的电极形成方法的工序剖面图，图2B是表示本发明的第1实施方式的电极形成方法的工序平面图。
图3A是表示本发明的第1实施方式的电极形成方法的工序剖面图，图3B是表示本发明的第1实施方式的电极形成方法的工序平面图。
图4A是表示本发明的第1实施方式的电极形成方法的工序剖面图，图4B是表示本发明的第1实施方式的电极形成方法的工序平面图。
图5A是表示本发明的第1实施方式的电极形成方法的工序剖面图，图5B是表示本发明的第1实施方式的电极形成方法的工序平面图。
图6A是表示本发明的第2实施方式的电极形成方法的工序剖面图，图6B是表示本发明的第2实施方式的电极形成方法的工序平面图。
图7A是表示本发明的第2实施方式的电极形成方法的工序剖面图，图7B是表示本发明的第2实施方式的电极形成方法的工序平面图。
图8A是表示本发明的第2实施方式的电极形成方法的工序剖面图，图8B是表示本发明的第2实施方式的电极形成方法的工序平面图。
图9A是表示本发明的第2实施方式的电极形成方法的工序剖面图，图9B是表示本发明的第2实施方式的电极形成方法的工序平面图。
图10A是表示本发明的第2实施方式的电极形成方法的工序剖面图，图10B是表示本发明的第2实施方式的电极形成方法的工序平面图。
图11A是表示本发明的第3实施方式的电容元件的制造方法的工序剖面图，图11B是表示本发明的第3实施方式的电容元件的制造方法的工序平面图。
图12A是表示本发明的第3实施方式的电容元件的制造方法的工序剖面图，图12B是表示本发明的第3实施方式的电容元件的制造方法的工序平面图。
图13A是表示本发明的第3实施方式的电容元件的制造方法的工序剖面图，图13B是表示本发明的第3实施方式的电容元件的制造方法的工序平面图。
图14A是表示本发明的第3实施方式的电容元件的制造方法的工序剖面图，图14B是表示本发明的第3实施方式的电容元件的制造方法的工序平面图。
图15A是表示本发明的第3实施方式的电容元件的制造方法的工序剖面图，图15B是表示本发明的第3实施方式的电容元件的制造方法的工序平面图。
图16A是表示本发明的第3实施方式的电容元件的制造方法的工序剖面图，图16B是表示本发明的第3实施方式的电容元件的制造方法的工序平面图。
图17A、图17B是表示本发明的第4实施方式的容量元件的构造的剖面图，图17C是表示本发明的第4实施方式的容量元件的构造的平面图。
图18是表示现有的电容元件的构造的剖面图。
下面参照附图对本发明的各实施方式进行说明。
(第1实施方式)
下面，对本发明的第1实施方式的电极形成方法，参照图1A和图1B、图2A和图2B、图3A和图3B、图4A和图4B、图5A和图5B进行说明。图1A～图5A是表示电极形成方法的一系列工序剖面图，图1B～图5B是表示电极形成方法的一系列工序平面图。图1A、图2A、图3A、图4A及图5A分别表示图1B的Ia-Ia线、图2B的IIa-IIa线、图3B的IIIa-IIIa线、图4B的IVa-IVa线及图5B的Va-Va线的剖面图。
首先，如图1A和图1B所示，在半导体衬底1上形成膜厚为50～200nm的由白金膜构成的导电膜2。
接着，如图2A和图2B所示，在导电膜2之上，用所要的掩膜形成由光致抗蚀剂构成的向第1方向延伸的线状的第1掩膜图形3。在此，线状的掩膜图形是指例如具有被切成长方形的形状(在以下的各实施方式中也是同样)。
这样，由于作为第1掩膜图形3使用线状的掩膜图形，所以与使用现有例的点状的掩膜图形的情况相比，在相同的光刻技术中，可以分辨更细的图形，同时使焦点深度优良。由于使用线状掩膜图形，所以与使用现有例的点状的掩膜图形的情况相比，可以充分地确保第1掩膜图形3对导电膜2的紧密接触面积。因此，为了实现电极的微细化，使用线状的掩膜图形是有利的。
接着，如图3A和图3B所示，用第1掩膜图形3对导电膜2进行刻蚀，形成在第1方向延伸的导电膜图形4。然后，去除在导电膜图形4上存在的第1掩膜图形3。
接着，如图4A和图4B所示，形成在与第1掩膜图形3延伸的第1方向正交的第2方向延伸的、由线状的光致抗蚀剂构成的第2掩膜图形5。
这样，由于作为第2掩膜图形5使用线状的掩膜图形，所以与线状的第1掩膜图形3一样，分辨率及焦点深度优秀，同时可以充分确保第2掩膜图形5对导电膜图形4的紧密接触面积。因此，为了实现电极的微细化，使用线状的掩膜图形是有利的。
接着，如图5A和图5B所示，用第2掩膜图形5对导电膜图形4进行刻蚀，在第1方向和第2方向交叉的位置上形成电极6。然后，去除残存在电极6上的第2掩膜图形5。
如上所述，根据本发明的第1实施方式的电极形成方法，由于用在第1方向延伸的线状的第1掩膜图形3形成导电膜图形4之后，用在第2方向延伸的线状的第2掩膜图形5在第1方向与第2方向交叉的位置上形成电极6，所以可以充分地确保第1掩膜图形3对导电膜2的紧密接触面积和第2掩膜图形5对导电膜图形4的紧密接触面积。因此，由于可以防止形成微细化了的电极6之际的光刻时和刻蚀时的抗蚀剂剥离和坍塌，从而不产生第1和第2掩膜图形3和5的不良图形，所以，可以形成微细的电容元件。另外，作为线状的第1和第2掩膜图形3和5，与使用点状的掩膜图形的情况相比，由于在分辨率及焦点深度方面优良，所以可以促进电极6的微细加工。
再有，在本发明的第1实施方式中，第1掩膜图形3和第2掩膜图形5一起使用了含有多个电极6的线状的掩膜图形，但并非必须是线状的，如果是具有可以确保掩膜图形和成为基底的膜的紧密接触性程度的面积的掩膜图形，也可不是线状的掩膜图形。
另外，在本发明的第1实施方式中，第1掩膜图形3和第2掩膜图形5相互垂直地进行配置，但因为第1掩膜图形3延伸的第1方向和第2掩膜图形5延伸的第2方向如果交叉，则可以在交叉的位置形成电极，因此，也可以把第1掩膜图形3和第2掩膜图形5配置成第1方向和第2方向不平行，不需要第1掩膜图形3延伸的第1方向与第2掩膜图形5延伸的第2方向垂直。
另外，在本发明的第1实施方式中，对于导电膜2的材料是白金的情况进行了说明，但由白金、铱、钌等为代表的材料，由于容易产生晕影等，所以对于由这些材料构成的电极来说，是难以进行微细化的材料。但是，用本发明的第1实施方式的电极形成方法，由于防止了光刻时和刻蚀时的抗蚀剂剥离和坍塌，从而不产生掩膜图形的不良图形，所以可以积极地使用白金、铱、或钌等材料的金属膜作为电极。
(第2实施方式)
下面参照图6A和图6B、图7A和图7B、图8A和图8B、图9A和图9B、图10A和图10B对本发明的第2实施方式的电极形成方法进行说明。图6A～图11A是表示电极形成方法的一系列工序剖面图，图6B～图10B是表示电极形成方法的一系列工序平面图。图6A、图7A、图8A、图9A及图10A分别表示图6B的VIa-VIa线、图7B的VIIa-VIIa线、图8B的VIIIa-VIIIa线、图9B的IXa-IXa线及图10B的Xa-Xa线的剖面图。
首先，如图6A和图6B所示，在半导体衬底10上形成从下依次层叠了膜厚为20nm的氮化钛膜和膜厚为500nm的白金膜的层叠导电膜11。
接着，如图7A和图7B所示，在层叠导电膜11之上，用所要的掩膜形成由光致抗蚀剂构成的、线宽为0.25μm且在第1方向延伸的第1掩膜图形12。
接着，如图8A和图8B所示，通过在掩膜上使用第1掩膜图形12并对层叠导电膜11进行刻蚀，形成在第1方向延伸的层叠导电膜图形13。然后去除存在于层叠导电膜图形13上的第1掩膜图形12。
接着，如图9A和图9B所示，在层叠导电膜图形13之上，形成由光致抗蚀剂构成的、线宽为0.25μm且在与第1掩膜图形12延伸的第1方向正交的第2方向延伸的第2掩膜图形14。
接着，如图10A和图10B所示，通过将第2掩膜图形14用作掩膜并对层叠导电膜图形13进行刻蚀，在第1方向和第2方向交叉的位置上形成电极15，然后，去除存在于电极15之上的第2掩膜图形14。
这样形成的电极15，实现了底面积为0.25×0.25μm²而高度为520nm的微细形状，电极15实现了大于或等于2的纵横比。
具有这样微细的形状的电极15，在立体层叠型的电容元件中，可以用作支柱形状的下部电极。此时，在通常的一系列工序中，在形成作为电容下部电极的电极15后，用CVD法在电极15之上形成电介质膜，再用溅射或CVD法等在电介质膜之上形成电容上部电极，由此可以形成具有立体层叠型的构造的电介质电容器。
如上所述，根据本发明的第2实施方式的电极形成方法，由于用在第1方向延伸的线状的第1掩膜图形12形成层叠导电膜图形13之后，用在第2方向延伸的线状的第2掩膜图形14在第1方向与第2方向交叉的位置上形成电极15，所以能充分地确保第1掩膜图形12对层叠导电膜11的紧密接触面积和第2掩膜图形14对层叠导电膜图形13的紧密接触面积。因此，由于可以防止形成微细化了的电极15之际的光刻时和刻蚀时的抗蚀剂的剥离和坍塌，从而不产生第1和第2掩膜图形12和14的不良图形，所以可以形成微细的电容元件。另外，线状的第1和第2掩膜图形12和14，与使用点状的图形的情况相比，由于分辨率和焦点深度优良，所以可以促进电极15的微细加工。
另外，根据本发明的第2实施方式的电极形成方法，顺次用第1掩膜图形12和第2掩膜图形14，由从下起依次层叠了膜厚为20nm的氮化钛膜和膜厚为500nm的白金膜的层叠导电膜11形成层叠导电膜图形13后，可以由该层叠导电膜图形13形成纵横比大于或等于2的电极15。这样，根据本发明的第2实施方式的电极形成方法，可以容易地形成纵横比大于或等于1的微细的电极15。
再有，在本发明的第2实施方式中，第1掩膜图形12和第2掩膜图形14都使用了含有多个电极15的线状的掩膜图形，但并非一定是线状的，只要是具有可以确保掩膜图形和成为基底的膜的紧密接触性那样程度的面积的掩膜图形，即使不是线状的掩膜图形也没关系。
另外，在本发明的第2实施方式中，第1掩膜图形12和第2掩膜图形14相互垂直地进行配置，但由于只要第1掩膜图形12延伸的第1方向和第2掩膜图形14延伸的第2方向交叉，就可以在交叉的位置上形成电极15，所以可以把第1掩膜图形12和第2掩膜图形14配置成第1方向和第2方向不平行，不需要第1掩膜图形12延伸的第1方向和第2掩膜图形14延伸的第2方向垂直。
另外，在本发明的第2实施方式中，对层叠导电膜11中含有白金材料的情况进行了说明，但是，由于以白金、铱及钌等为代表的材料容易产生晕影等，所以对于由这些材料构成的电极的微细化来说，是困难的材料。可是，在本发明的第2实施方式的电极形成方法中，由于防止了光刻时和刻蚀时的抗蚀剂剥离及坍塌，而不会产生掩膜图形的不良图形，所以，可以积极地把白金、铱或钌等材料的金属膜用作电极。
(第3实施方式)
下面参照图11A和图11B、图12A和图12B、图13A和图13B、图14A和图14B、图15A和图15B和图16A和图16B对本发明的第3实施方式的电容元件的制造方法进行说明。图11A～图16A是表示电容元件的制造方法的一系列工序剖面图，图11B～图16B是表示电容元件的制造方法的一系列工序平面图。图11A、图12A、图13A、图14A、图15A及图16A分别表示图11B的XIa-XIa线、图12B的XIIa-XIIa线、图13B的XIIIa-XIIIa线、图14B的XIVa-XIVa、图15BXVa-XVa线及图16B的XVIa-XVIa线的剖面图。
首先，如图11A和图11B所示，在半导体衬底20上形成由厚度为300～800nm的硅氧化膜构成的第1绝缘膜21。接着，在第1绝缘膜21上形成贯穿该第1绝缘膜21地延伸、同时与半导体衬底20的有源区域(未图示)连结的填充钨膜或多晶硅膜而成的接触插塞22。接着，在第1绝缘膜21和接触插塞22上形成第1导电膜23。第1导电膜23，防止后述的电介质膜结晶化之际被氧化，同时具有含有铱或者铱氧化物且膜厚为50～300nm的氧化防止膜和成为电容元件的下部电极的膜厚为50～200nm的白金膜的层叠构造。
接着，如图12A和图12B所示，在第1导电膜23之上，用所要的掩膜形成由光致抗蚀剂形成的在第1方向延伸的第1掩膜图形24。
接着，如图13A和图13B所示，使用第1掩膜图形24对第1导电膜23进行刻蚀，由此形成第1导电膜图形25。然后，去除在第1导电膜图形25之上存在的第1掩膜图形24。
接着，如图14A和图14B所示，在第1绝缘膜21之上，用CMP或者刻蚀形成由硅氧化膜构成的第2绝缘膜26，使得埋在第1导电膜图形25的周围。接着，在第1导电膜图形25和第2绝缘膜26之上，从下起顺序地形成电介质膜27和第2导电膜28。
接着，如图15A和图15B所示，在第2绝缘膜26之上，用所要的掩膜形成由光致抗蚀剂构成的在与第1掩膜图形24延伸的第1方向垂直的第2方向延伸的第2掩膜图形29。
接着，如图16A和图16B所示，使用第2掩膜图形29刻蚀第2导电膜28、电介质膜27和第1导电膜图形25，由此形成包括由第2导电膜28构成的电容上部电极28a、由电介质膜27构成的电容绝缘膜27a、以及由第1导电膜图形25构成的电容下部电极25a的电容元件。然后，去除残存在电容上部电极28a之上的第2掩膜图形29。
如上所述，根据本发明的第3实施方式的电极形成方法，由于用在第1方向延伸的线状的第1掩膜图形24形成第1导电膜图形25之后，用在第2方向延伸的线状的第2掩膜图形29形成在第1方向和第2方向交叉的位置上具有下部电极25a的电容元件，所以可以充分地确保第1掩膜图形24对第1导电膜23的紧密接触面积和第2掩膜图形29对第2导电膜28的紧密接触面积。因此，由于可以防止形成微细化了的电容元件之际的光刻时和刻蚀时的抗蚀剂剥离及坍塌，从而不产生第1和第2掩膜图形24和29的不良图形，所以可以形成微细的电容元件。另外，线状的第1和第2的掩膜图形24和29，与使用点状的图形的情况相比，由于分辨率和焦点深度优良，所以可以促进电容元件的微细化加工。
另外，根据本发明的第3实施方式的电极形成方法，由于使用第2掩膜图形29对第2导电膜28、第2掩膜图形29和第1导电膜图形25进行刻蚀，所以可以自对准地形成电容元件。
再有，在本发明的第3实施方式中，第1掩膜图形24和第2掩膜图形29都使用了含有多个电容下部电极25a的线状的掩膜图形，但只要是具有可以确保掩膜图形和成为基底的膜的紧密接触性那种程度的面积的掩膜图形，即使不是线状的掩膜图形也没关系。
另外，在本发明的第3实施方式中，第1掩膜图形24和第2掩膜图形29相互垂直地进行配置，但由于只要第1掩膜图形24延伸的第1方向和第2掩膜图形29延伸的第2方向交叉，就可以在交叉的位置上形成电容下部电极25a、所以也可以把第1掩膜图形24和第2掩膜图形29配置成第1方向和第2方向不平行，第1掩膜图形24延伸的第1方向和第2掩膜图形29延伸的第2方向不必垂直。
(第4实施方式)
下面参照图17A～图17C对本发明的第4实施方式的电容元件进行说明。
图17A和图17B是表示本发明的第4实施方式的电容元件的构造的剖面图，图17C是表示本发明的第4实施方式的电容元件的构造的平面图。图17A是图17C中的XVIIa-XVIIa线的剖面图，图17B是图17C中的XVIIb-XVIIb线的剖面图，第4实施方式的电容元件，由于可以用上述的第3实施方式的电容元件的制造方法形成，所以与第3实施方式的电容元件的构造对应的部分使用相同的符号。
如图17A～图17C所示，在半导体衬底20上形成由膜厚为300～800nm的硅氧化膜构成的第1绝缘膜21。在第1绝缘膜21上形成贯穿该第1绝缘膜21地延伸并与半导体衬底20的有源区域(未图示)连结的由钨膜或多晶硅膜构成的接触插塞22。在第1绝缘膜之上形成与接触插塞22的上端连接的电容下部电极25a。电容下部电极25a，防止使后述电介质膜27a结晶化之际被氧化，同时具有从下顺序层叠含有铱和铱氧化物且膜厚为50～300nm的氧阻挡膜和膜厚为50～200nm的白金膜的层叠构造。
在第1绝缘膜21和接触插塞22之上以埋入电容下部电极25a的周围的方式，形成作为电介质膜的由膜厚为5～100nm的SBT膜构成的电容绝缘膜27a和由膜厚为5～100nm的白金膜构成的电容上部电极28a。
如上所述，本发明的第4实施方式的电容元件，具有在图17C所示的箭头XVIIb方向并列配置且侧面位于在箭头XVIIb方向延伸的面上的多个电容下部电极25a、在多个电容下部电极25a之上在箭头XVIIb方向延伸地形成的电容绝缘膜27a、以及在电容绝缘膜27a之上在箭头XVIIb方向延伸地形成的电容上部电极28a。即，位于多个电容下部电极25a的面上的侧面、电容绝缘膜27a的在箭头XVIIb方向延伸的侧面和电容上部电极28a的在箭头XVIIb方向延伸的侧面齐平。当从箭头XVIIb方向看电容元件时，由于不需要掩膜重合余量，所以可以实现具有与在用一个掩膜一并地进行刻蚀时得到的构造相同的构造的电容元件。由此，由于可以自对准地形成电容元件的侧面形状，所以可以进行电容元件的微细化，同时，在下部电极电容规定型的电容元件中，可以促进单元的微细化。
可是，在现有的下部电极电容规定型的电容元件中，由于需要由电介质和电容上部电极覆盖电容下部电极，所以需要掩膜重合余量。再有，在掩膜重合次序上，由于电介质膜或者电容上部电极相对于电容下部电极的溢出量为左右非对称，所以在电容下部电极和电容上部电极之间产生的电力线成为非对称性的，因此成为电容元件彼此的特性差或者特性偏差的主要原因。
但是，如果是第4实施方式的电容元件的构造，则可以自对准地形成电容元件，所以可以进行电极的微细化，同时，在下部电极电容规定型的电容元件中，可以促进单元的微细化。
另外，在本发明的第4实施方式中，电容绝缘膜27a和电容上部电极28a都形成为含有多个电容下部电极25a的线状，但是即使不形成线状也没有关系。另外，对电容下部电极25a的平面形状为方形的情况进行了说明，但是，由于可以在电容下部电极25a和电容绝缘膜27a和电容上部电极28a重合的部分上形成电容元件，所以电容下部电极25s的平面形状不是方形也没关系。
(工业可利用性)
在本发明的电容元件及其制造方法中，由于用在第1方向延伸的第1掩膜图形和在与第1方向不同的第2方向延伸的第2掩膜图形对构成电容元件的电极进行加工，所以可以防止形成微细化了的电容元件之际的光刻时和刻蚀时的抗蚀剂剥离和坍塌并防止或消灭第1和第2掩膜图形中的不良图形。因此，把强电介质膜或高介电常数膜等电介质材料用于电容绝缘膜，对于强感应量元件的制造是有效的。