氮化物只读存储器的制造方法.pdf

本发明提供一种氮化物只读存储器的制造方法，并将氮化物只读存储器与外围逻辑电路的制程步骤整合，以简化制程并提高产品合格率。本发明技术的特征在于利用复晶硅层做为绝缘层(氧化层)的研磨停止层(Polishing stoplayer)。本发明技术的另一特征为在形成绝缘层(氧化层)于外围区域的多个第一沟槽的同时也填入所述氧化层于内存数组区域中的复晶硅结构间以防止半导体基材于复晶硅的自行对准硅化物步骤中与金属(例如：钴)发生反应。本发明技术的再一特征为利用成长ONO介电层于浅沟槽内侧，以防止浅沟槽的边角凹陷及防止浅沟槽在后续加热过程中导致的浅沟槽轮廓变形所产生的错位。

1.  一种氮化物只读存储器的制造方法，包括下列步骤：
提供一半导体基材，所述基材表面包含有一记忆区域及一外围区域；
成长一垫氧层于所述半导体基材上；
于所述记忆区域内的所述垫氧层上形成具多个第一开口的第一屏蔽图案，以作为多条纵向排列的位线屏蔽；
于所述半导体基材中进行一离子布植制程，植入掺杂物于未被所述位线屏蔽覆盖的记忆单元区域中以形成多条纵向且平行的埋藏式位线；
去除所述位线屏蔽；以及
形成一第二屏蔽图案于所述垫氧层上，其中第二屏蔽图案具多个第二开口于所述周边区域中；
沿上述第二开口选择性蚀刻所述半导体基材而形成多个第一沟槽及一第二沟槽于所述周围区域；
去除所述第二屏蔽图案及所述垫氧层；
于所述半导体基材表面形成一ONO介电层，以覆盖所述记忆区域及所述外围区域；
沉积一复晶硅层于所述ONO介电层上以填充所述多个第一及所述第二沟槽；
选择性蚀刻所述复晶硅层以于所述记忆区域中形成多个正交于位线的复晶硅结构作为字符线，且同时于所述外围区域中移除填充于所述多个第一沟槽的复晶硅，并留下填充于第二沟槽的复晶硅；以及
于所述外围区域的多个第一沟槽及所述记忆区域的字符线间形成一绝缘材。

2.  如权利要求1所述的氮化物只读存储器的制造方法，其特征在于，还包括：
平坦化所述绝缘材，以在所述多个第一沟槽及所述记忆区域的字符线间形成沟槽隔离区；
定义所述外围区域的离子布植井区域于多个第一沟槽间；
蚀刻部分所述复晶硅结构及所述ONO介电层以露出多个第一沟槽间的半导体基材；以及
进行一离子布植制程，于上述露出的基材中形成离子井(well)区域。

3.  如权利要求1所述的氮化物只读存储器的制造方法，其特征在于，所述半导体基材为一硅基底。

4.  如权利要求1所述的氮化物只读存储器的制造方法，其特征在于，所述半导体基材为一硅覆绝缘基底。

5.  如权利要求1所述的氮化物只读存储器的制造方法，其特征在于，所述垫氧化层通过热氧化法形成。

6.  如权利要求1所述的氮化物只读存储器的制造方法，其特征在于，所述埋藏的字符线通过植入N-型离子于半导体基材而形成。

7.  如权利要求1所述的氮化物只读存储器的制造方法，其特征在于，所述埋藏式位线的离子布植制程在ONO介电层形成之前再进行。

8.  如权利要求1所述的氮化物只读存储器的制造方法，其特征在于，所述埋藏式位线的离子布植制程在ONO介电层形成之后再进行。

9.  如权利要求1所述的氮化物只读存储器的制造方法，其特征在于，所述方法进行离子布植制程之后还包含有一快速回火制程用来活化植入于所述基底中的掺杂物。

10.  如权利要求1所述的氮化物只读存储器的制造方法，其特征在于，所述位线屏蔽为一图案化光阻。

11.  如权利要求1所述的氮化物只读存储器的制造方法，其特征在于，所述ONO介电层厚度介于150至250微米。

12.  如权利要求1所述的氮化物只读存储器的制造方法，其特征在于，所述ONO介电层更形成于浅沟槽内侧以防止浅沟槽的边角凹陷。

13.  如权利要求1所述的氮化物只读存储器的制造方法，其特征在于，所述ONO介电层形成于浅沟槽内侧以防止浅沟槽后续加热过程中导致的浅沟槽轮廓变形所产生的错位。

14.  如权利要求1所述的氮化物只读存储器的制造方法，其特征在于，所述绝缘层为二氧化硅层。

15.  如权利要求1所述的氮化物只读存储器的制造方法，其特征在于，所述复晶硅层包含掺杂的复晶硅。

16.  如权利要求1所述的氮化物只读存储器的制造方法，其特征在于，所述绝缘层由高密度电浆化学气相沉积法HDPCVD形成。

17.  如权利要求2所述的氮化物只读存储器的制造方法，其特征在于，所述绝缘层由化学机械研磨法平坦化。

氮化物只读存储器的制造方法
技术领域
本发明涉及一种非挥发记忆单元的制造方法，特别是涉及一种氮化物只读存储器的制造方法及其与外围逻辑电路区域的整合，以简化制程并提高产品合格率。
背景技术
在非挥发内存工业中，氮化物只读记忆单元(NROM)的发展起源于公元1996年。此新式的非挥发内存技术是采用氧化-氮化-氧化(oxide-nitride-oxide，ONO)层作为闸极介电层，由于硅晶粒的尺寸大小为成本架构中的主要要素，因此氮化物只读记忆单元技术具有经济上的竞争力。
虽然，氮化物只读存储器具有双位(two bit)的多储存功能(multi-storage)，并且制程比类似产品如快闪记忆(flash ROM)体简单，同时也广受市场欢迎。但是，光是改进是不够的。因为，目前半导体工业已经朝向系统芯片(systemon chip，SOC)的趋势发展，换句话说，是将存储元件与一些电路组件，同时制作在同一芯片中，以使同一芯片上既包含内存又包含混合信号电路(mixed-signal circuits)，如在美国专利第5,908,311号中，就已提出制作混合信号电路中包含闪存的方法。但基于闪存与氮化物只读存储器在特性以及应用上的不同，如何制作出整合氮化物只读存储器以及混合信号电路的系统芯片，已成为十分重要的发展方向。
发明内容
本发明的目的在于提供一种氮化物只读存储器的制造方法，其将氮化物只读存储器与外围的逻辑电路的制程步骤整合，以简化制程并增加产品合格率。
为达到上述目的，本发明的制造方法特征为(1)利用沉积复晶硅层做为记忆区域上的字符线，并利用所述复晶硅做为绝缘层(氧化层)的研磨停止层(Polishing stop layer)。(2)在将绝缘层(氧化层)沉积于外围区域的多个第一沟槽的同时，将所述氧化层填入内存数组区域中的复晶硅结构间，以防止半导体基材在复晶硅的自行对准硅化物的步骤中与金属(例如：钴)发生反应。(3)利用成长ONO介电层于浅沟槽(STI，shallow trench isolation)内侧，以防止浅沟槽的边角凹陷(STI corner Recess)及防止浅沟槽在后续加热过程(Thermal process)中导致的浅沟槽轮廓(STI profile)变形所产生的错位(Dislocation)。
根据上述目的与特征，本发明提供一种氮化物只读存储器的制造方法，该方法包含下列步骤：
提供一半导体基材，该基材表面包含有一记忆区域(memory area)及一外围区域(periphery area)；
成长一垫氧层于该半导体基材上；
于该记忆区域内的该垫氧层上形成具有多个第一开口的第一屏蔽图案，以作为多条纵向排列的位线屏蔽(bit line mask)；
在该半导体基材中进行一离子布植制程，植入掺杂物于未被该位线屏蔽覆盖的记忆单元区域中，以形成多条纵向且平行的埋藏式位线；
而此埋藏式位线的离子布植制程也可于后续ONO介电层形成后再进行。
去除该位线屏蔽；以及
形成一第二屏蔽图案于该垫氧层上，其中第二屏蔽图案具有多个第二开口于该周边区域中；
沿上述第二开口选择性蚀刻该半导体基材而形成多个第一沟槽及一第二沟槽于该周围区域；
去除该第二屏蔽图案及该垫氧层；
在该半导体基材表面形成一ONO介电层，以覆盖该记忆区域及该外围区域；
沉积一复晶硅层于该ONO介电层上以填充该多个第一及该第二沟槽；
选择性蚀刻该复晶硅层以在该记忆区域中形成多个正交于位线的复晶硅结构作为字符线，且同时于该外围区域中移除填充于该多个第一沟槽的复晶硅，并留下填充于第二沟槽的复晶硅；以及
在该外围区域的多个第一沟槽及该记忆区域的字符线间形成一绝缘材；
平坦化该绝缘材，在该多个第一沟槽及该记忆区域的字符线间形成沟槽隔离区；
定义该外围区域的离子布植井区域于多个第一沟槽间；
蚀刻部分该复晶硅结构及该ONO介电层以露出多个第一沟槽间的半导体基材；以及
进行一离子布植制程，在上述露出的基材中形成离子井(well)区域。
其中，位线是由磷、砷离子植入以形成，且闸极介电层是一氧化一氮化一氧化(ONO)层，而字符线是由复晶硅所构成。
为让本发明的上述内容和其它目的、特征和优点能更明显易懂，下文特举出较佳实施例，并配合附图，作详细说明如下：
附图说明
图1-8、图10-12均为本发明氮化物只读存储器的制造方法及其与外围电路整合的剖面示意图；
图9为本发明氮化物只读存储器制造方法的俯视图。
其中，附图标记说明如下：
10   内存区域      20   外围区域          30   主动区域
100  半导体基材    102  垫氧层            104  光阻图案
104a 第一开口      106  埋藏式扩散区域    108  光阻图案
108a 第二开口      110a 多个第一沟槽      110b 第二沟槽
112  ONO介电层     114  复晶硅层(字符线)  116  光阻图案
120a，120b 绝缘层(氧化层)     122 井区域
具体实施方式
以下配合图1到图12说明本发明氮化物只读记忆单元制造方法的实施例。首先，请参照图1，其提供一半导体基材100(例如：P型单晶硅)。该基材包含一记忆区域10(memory area)及一外围区域20(periphery area)，且该半导体基材是由一硅覆绝缘(silicon-on-insulator，SOI)基底或一硅基底所组成。通过热氧化法将垫氧层102成长于半导体基材100上。接着参考图2，利用一微影制程在垫氧层102上的记忆区域内形成图案化第一光阻层104以形成具有多个第一开口104a的第一屏蔽图案，利用该光阻层第一开口屏蔽图案作为位线屏蔽，对未被该位线屏蔽覆盖的多个开口区域进行一离子布植制程，之后进行一快速回火制程(rapid thermal annealing，RTA)用来活化植入于该基底中的掺杂物。
通过N型离子(例如：磷离子，砷离子)植入该多个开口区域以形成多条纵向且平行排列的埋藏式扩散区域106，该扩散区域106即氮化物只读存储器的位线。
如图3所示，传统清除法将光阻图案104除去。利用微影制程将蚀刻沟槽所需的第二光阻图案108形成于垫氧层102上，其中第二光阻图案108具有多个第二开口108a于外围区域20上，利用此光阻图案108做为蚀刻罩幕，以反应离子蚀刻法(RIE)形成多个第一沟槽110a及第二沟槽110b，其中该多个第一沟槽110a是用以区隔外围区域20成多个电性隔离的主动区域30，接着参考图4，光阻图案108用传统清除法除去至垫氧层露出为止。然后，再将垫氧层移除以露出半导体基材100的上方表面。
如图5所示，形成一构造为ONO介电层112于记忆区域10以及外围区域20的基材100上，其包含形成于埋藏式扩散区域106及多个第一沟槽110a及第二沟槽110b的半导体基材100上。该ONO介电层112利用传统方法形成该厚度介于150至250微米，其中该底氧化层厚度介于20至150微米，该氮化硅层厚度介于20至150微米，而该上氧化层厚度介于30至150微米。利用该成长于浅沟槽(STI，shallow trench isolation)内侧的ONO介电层112，防止浅沟槽的边角凹陷(STI corner Recess)及防止浅沟槽于后续加热过程(Thermal process)中导致的浅沟槽轮廓(STI profile)变形所产生的错位(Dislocation)。
埋藏式位线106的离子布植制程也可在ONO介电层后，以形成多条纵向且平行的埋藏式位线；其中形成于记忆区域10的埋藏式扩散区域106上地ONO介电层112用以作为内存的闸极介电层。
接下来请参照图6，将掺杂的复晶硅填入ONO介电层112上，以在该记忆区域10的埋藏式扩散区域106上形成字符线114，此外该复晶硅层114也做为绝缘材(氧化层)的研磨停止层。
接着，如图7所示，形成一光阻图案116于掺杂的复晶硅层114上。该光阻图案116用以定义记忆区域中的横向且平行排列的字符线区，及定义欲除去的多个第一沟槽110a中的复晶硅材料的区域。然后，利用光阻图案116做为蚀刻罩幕并选择性蚀刻已掺杂的复晶硅层114以露出ONO层112。并留下记忆区域中的横向且平行排列的复晶硅层114以做为字符线。
参照图8，借助传统清除法除去光阻图案116以露出剩余的复晶硅114，为了更清楚表示图8中该氮化硅只读存储器的结构，请参照图9、10。其中图9为一整合记忆区域10及外围区域20的平面表示图，其中记忆区域10中包含纵向平行排列的多条位线106及横向平行排列的字符线114，而外围区域包含多个主动区122及多个电性隔离的沟槽110a。而图10为由图9中的记忆区单元中沿9-9线段切下的剖面图，其中底层为多条横向排列的位线106，该位线间为未植入掺杂物的半导体基材100，位于该位线106与基材100上则为一ONO介电层112，于该介电层上则为多条正交于位线的字符线114，而该多条字符线间具有多个沟槽115。
接着请参照图11，沉积绝缘材例如氧化层120a于多个第一沟槽110a中以提供外围区域20多个电性隔离的主动区域30，并同时沉积该绝缘层120b于记忆区域中的字符线间沟槽115(图10)，如图10所示，在后续金属化复晶硅114以降低组件阻值的过程中利用该沉积于字符线间沟槽115的绝缘层120b作为半导体基材100的屏蔽以避免基材金属化。而所述绝缘材通常为二氧化硅，其沉积方式以高密度电浆化学气相沉积法(HPCVD)为佳，接着利用复晶硅层114为研磨停止层以除去多余的绝缘材，并于外围区域20的主动区30中留下多个第一沟槽中的绝缘层120a以作为电性隔离的用于记忆区域10中留下多个作为金属化罩幕之用的绝缘层120b，接着利用复晶硅层作为研磨停止层114，以化学机械研磨法平坦化绝缘材120a，120b。
最后请参照图12，利用包含有选择性蚀刻主动区30中的复晶硅层114及ONO层112以露出一部分的半导体基材100，并以植入法形成井区域122。
本发明通过上述的制程方式以简化并改善公知的制程技术，其利用复晶硅层同时作为字符线、及绝缘层(氧化层)的研磨停止层；并利用同时沉积绝缘层(氧化层)于外围区域的多个第一沟槽及内存数组区域中的复晶硅结构间以作为阻隔层以分别作为主动区的隔离及防止基材的金属化；利用该成中的复晶硅结构间以作为阻隔层以分别作为主动区的隔离及防止基材的金属化；利用该成长于浅沟槽(STI，shallow trench isolation)内侧的ONO介电层，防止浅沟槽的边角凹陷(STI corner Recess)及防止浅沟槽于后续加热过程(Thermalprocess)中导致的浅沟槽轮廓(STI profile)变形所产生的错位(Dislocation)。