半导体器件 【发明背景】
本发明涉及到半导体器件，更确切地说，是涉及到一种用于多芯片模块(MCM)的有效技术或多芯片封装(MCP)技术，在此多芯片模块中多个半导体芯片装在一个布线基板上。
为了改进半导体器件的封装密度，已提出了各种多层封装技术，将多个半导体芯片三维封装到布线基板上。
在一个实例中，将存储芯片和微机芯片装在一个布线基板上来组成一个系统。这样的封装也称为系统封装(SiP)。
存储芯片包括DRAM(动态随机存储器)和非易失存储器(闪存)，后者是与高速微处理器(MPU：微处理单元，尺寸很小的运算处理器)封在一个树脂外壳中的。这样的SiP在功能上优于将存储芯片用树脂封装而成的存储模块，故其要求是较高的。
特别是，移动通信设备如移动电话要求半导体器件功能多尺寸小，SiP就适用于这样的设备。
例如，专利文献1公开了一种半导体器件，其中由高速微处理器构成的芯片(2C)制作在两个芯片上，即DRAM芯片(2A)和闪存芯片(2B)。
[专利文献1]国际发布No.WO 02/103793 A1(图2)
发明综述
本发明开发了一种多芯片模块(MCM)，其中多个半导体芯片(此后简称芯片)封装在一个外壳中。
本发明检验了一种多芯片模块，其中DRAM构成的芯片、闪存构成的芯片、及高速微处理器(MPU)构成的芯片都封装在一个树脂外壳中。
将前述的三个芯片装在一个布线基板上，如果所有的芯片并列安装，所得MCM的缺点是增大了尺寸，因此本发明探索了一种MCM，其中三个芯片封装成多层结构。
然而，可有一种情形，如果构成芯片的高速微处理器被设在上层，因其多功能性而有大量的插针，如上述专利文献1所公开的那样，MCM的尺寸就无意中增大了。这是因为当上层芯片与布线基板由焊线彼此连接时，应提供足够大的引线间隔(布线基板上压焊端的间隔)。
这样，在将多个芯片叠成多层的情形，重要的是不仅要考虑到位于上层和下层地芯片尺寸来进行安排，而且必须考虑到各个芯片的特性(包括插针数和插针的排列)，使芯片组装成的MCM尺寸小。
在一种结构中，上层的芯片从下层芯片的端部突出来(伸出)，注塑树脂不可能填充伸出部分之下的部分，因而会形成气泡(空洞)。如果在热负荷试验中空洞中的空气反复发生热膨胀，例如，就可发生注塑树脂与芯片脱离或注塑树脂开裂(外壳开裂)。
因此，本发明的目标是提供一种具有多个芯片的多芯片模块，其尺寸小或封装密度高。
本发明的另一个目标是提供一种具有多个芯片的多芯片模块，其可靠性得到了改善。
本发明还有一个目标是提供一种具有多个芯片的多芯片模块，其功能性有了改进。
本发明的上述和其他目标以及新的特点，从本说明书的描述和附图，将变得更为明显。
将对本说明书公开的本发明各典型方面的概况作一简述。
一方面，根据本发明的一种半导体器件包括：(a)布线基板，具有第一表面和对着第一表面的第二表面，在第一表面的第一区中制作有第一焊盘，而第二焊盘制作在第一区周围的第二区中；(b)微机芯片，在其表面上制作有凸块电极，微机芯片装在布线基板的第一区中，使得第一焊盘与凸块电极彼此电连接；以及(c)存储器芯片，在其表面上制作有第三焊盘，存储器芯片装在微机芯片的背面，第三焊盘与第二焊盘用导线连接。
另一方面，根据本发明的这种半导体器件包括：(a)布线基板，具有第一表面和对着第一表面的第二表面，在第一表面的第一区中制作有第一焊盘，而第二焊盘制作在第一区周围的第二区中；(b)微机芯片，在其表面上制作有凸块电极，微机芯片装在布线基板的第一区中，使得第一焊盘与凸块电极彼此电连接；以及(c)第一和第二存储器芯片装在微机芯片的背面，(c1)在第一存储器芯片的表面上制作有第三焊盘，(c2)在第二存储器芯片的表面上制作有第四焊盘，(c3)第三和第四焊盘与第二焊盘用导线连接。
还有一方面，根据本发明的这种半导体器件包括：(a)布线基板，具有第一表面和对着第一表面的第二表面，在第一表面的第一区中制作有第一焊盘，而第二焊盘制作在第一区周围的第二区中；(b)微机芯片，在其表面上制作有凸块电极，微机芯片装在布线基板的第一区中，使得第一焊盘与凸块电极彼此电连接；以及(c)多个存储器芯片装在微机芯片的背面，在每个存储器芯片的表面上制作有第三焊盘，第三焊盘与第二焊盘用导线连接。
附图简述
图1为表示根据本发明一种实施方式的半导体器件主要部分的剖面图；
图2为表示根据此实施方式的半导体器件上表面的平面图；
图3为表示根据此实施方式的半导体器件下表面的平面图；
图4为根据本发明的半导体器件所用布线基板主要部分的剖面图；
图5为表示根据本发明的半导体器件所用布线基板上表面的平面图；
图6为表示根据本发明的半导体器件所用布线基板下表面的平面图；
图7为表示根据本发明的半导体器件所用微机芯片上表面的平面图；
图8为表示根据本发明的半导体器件所用微机芯片下表面的平面图；
图9为表示根据本发明的半导体器件所用存储器芯片上表面的平面图；
图10为表示根据本发明的半导体器件所用存储器芯片下表面的平面图；
图11为表示根据本发明的半导体器件所用存储器芯片上表面的平面图；
图12为表示根据本发明的半导体器件所用存储器芯片下表面的平面图；
图13为表示根据本发明的半导体器件所用微机芯片与存储器芯片间控制关系的框图；
图14为布线基板主要部分的剖面图，说明根据本发明一种实施方式的半导体芯片制作方法；
图15为布线基板主要部分的剖面图，说明根据这种实施方式的半导体芯片制作方法；
图16为布线基板主要部分的剖面图，说明根据这种实施方式的半导体芯片制作方法；
图17为布线基板主要部分的剖面图，说明根据这种实施方式的半导体芯片制作方法；
图18为表示根据此实施方式的另一种半导体器件上表面的平面图；以及
图19为表示根据此实施方式的还有一种半导体器件上表面的平面图。
优选实施方式的描述
现在参照附图来详细描述本发明的实施方式。在说明实施方式的附图中，同样的部分始终用同样的参考数字代表，而重复的描述将被省略。在图中，对某些部分的描述，如焊盘数，也可省略。为便于说明，在某些图中如有必要还可省略一些尺寸，如长宽比。
图1为表示根据本发明的半导体器件主要部分的剖面图。图2为表示半导体器件上表面的平面图。图3为表示半导体器件下表面的平面图。
如图1-3所示，根据本实施方式的半导体器件有三个半导体芯片(存储器芯片2A和2B及微机芯片2C)，装在布线基板1(安装基板或封装基板)的主表面上。半导体芯片(此后简称为芯片)由注塑树脂3包封。在图2的平面图中，省略了对注塑树脂3的描述。
这样的将多个芯片装在一个布线基板上的半导体器件称为多芯片模块(MCM)，而具有层叠芯片结构的MCM称为堆垛MCM。存储器芯片和控制存储器芯片的微机芯片装在一个布线基板上的半导体器件，例如根据本发明的半导体器件，称为系统封装(SiP)。
下面将描述布线基板1、微机芯片2C、以及存储器芯片2B和2A各自的结构。图4-6分别为表示布线基板1的主要部分和上、下表面的剖面图和平面图。图7和8为表示微机芯片2C上、下表面的平面图。图9和10为表示存储器芯片2B上、下表面的平面图。图11和12为表示存储器芯片2A上、下表面的平面图。
如图4-6所示，布线基板1具有大体上的矩形外形，例如11mm×9mm，厚约650μm(包括凸块电极Bp的高度，约为250μm)。布线基板1有基底部分(芯部)1a和位于基底部分1a上、下的复合基板(build-up substrate)部分1b。图4的上图为布线基板1的部分放大图。
基底部分1a具有将多个所谓的印刷基片31叠置而成的结构，每个基片31的上、下表面上用印刷技术等方法制作有引线。在多个印刷基片31上的各引线由基底通道35适当地连接。基底通道是在用钻孔等方法制成的通孔中形成的。在图4中示出了最上层和最下层印刷基片31上的引线33，而省略了对中间层印刷基片31上的引线的描述。
复合基板部分1b是在基底部分1a的上、下两侧由绝缘膜和导电膜交替叠置而成的。例如，在基底部分1a上面制作聚酰亚胺树脂膜37作为绝缘膜，而在基底部分1a上用例如光刻技术在引线33上的聚酰亚胺树脂膜37中制作通道(连接孔)。也可用激光制作通道。导电膜，例如铜膜，可用镀敷之类的方法制作在聚酰亚胺树脂膜37上面包括每个通道内部。然后，铜膜被加工成引线39。引线39也可先制作引线沟槽再用镀敷等方法在每个沟槽中制作铜膜而成。
这样重复地制作聚酰亚胺树脂膜37、通道、及引线39，就制成了复合基板部分1b。这样一种制作引线的方法允许制作的通道小于制作在基底部分1a中的基底通道，或使制作在其上的引线(焊盘)有小间距。例如，复合基板部分的引线具有30/30μm的线条和间隔(最小线宽30μm和最小线间宽度30μm)。与之对照，基底部分1a具有60/80μm的线条和间隔(最小线宽60μm和最小线间宽度80μm)。因此，复合基板部分1b的特点在于，其最小特征尺寸小于基底部分1a。在最上层引线的上面，除了焊盘(接合电极、端子和插针)P1和键合焊盘(端子和插针)P2外都覆盖以绝缘膜如聚酰亚胺树脂膜37等。例如，焊盘P1的最小间距为65μm，键合焊盘P2的最小间距为135μm。
与之对照，基底部分1a上的引线最小宽度约为60μm。
使用这样的复合引线，可制作极细的引线(焊盘)，可装备具有65μm或更小线间距的芯片。
在基底部分1a的下面也制作布线层，可减少布线基板的卷曲或变形。例如，焊盘P3(凸块电极Bp)的间距为500μm，其插针数为280(见图6)。凸块电极Bp(端子和插针)由导电件如焊料构成，高约为250μm。
这样的由绝缘膜和导电膜交替重复叠置和加工而成的布线基板称为复合基板。
如图5所示，在布线基板1的上表面(第一表面)上制作有焊盘P1和键合焊盘P2。
焊盘P1排列在布线基板1上表面中间部分的大体上矩形区(第一区)CA各边沿。焊盘P1的数目(端子数或插针数)约为272，其间距为，例如，约为65μm。微机芯片2C，将在后面描述，装在此大体上矩形区CA中。
键合焊盘P2排列在布线板1的外围部分(CA区以外的第二区)。键合焊盘P2排列在X方向延伸的布线板1的边沿(L1和L2)，也排列在沿Y方向延伸的布线板的边沿(L4)。排列在边沿L1和L2每一边的键合焊盘P2数为56，其最小间距约为135μm。另一方面，排列在边沿L4的键合焊盘P2数约为70，其最小间距约为135μm。
焊盘P1和键合焊盘P2经引线39和33、基底通道35等与凸块电极Bp(焊盘P3)连接。
如图6所示，凸块电极Bp(焊盘P3)在布线板1的背面(第二表面)排成阵列。凸块电极Bp的数目为280，其间距为500μm。总之，布线基板1上的凸块电极Bp具有280针的BGA(球栅阵列)结构。
三个芯片(2A、2B和2C)装在布线基板1上，在将这些芯片装到各种移动设备的母板之类上时，布线基板1就成为连接板(内插)。换言之，这些芯片经布线基板1的凸块电极Bp装在各种移动设备的母板(未示出)上。
微机芯片2C具有多个半导体元件(未示出)，这些元件制作在例如硅衬底(半导体衬底)上，并用，例如，切割硅衬底晶片而成。如图7所示，微机芯片2C具有大体上的矩形外形，例如，6.38mm×6.18mm，厚0.14mm。
焊盘(未示出)制作在上表面(表面或制作有元件的表面)上，与焊盘电连接的凸块电极BC也制作在其上。焊盘是最上层引线的露出部分。非焊盘(凸块电极BC)的区域覆盖以绝缘膜。
凸块电极BC沿大体上矩形芯片2C的各边排列。凸块电极BC的数目为272。其间距为，例如，65μm。凸块电极BC由Au(金)等制成，并可用球焊之类的方法来制作。
如图8所示，微机芯片2C的下表面(背面)露出了硅衬底。
微机芯片2C制作有凸块电极BC的表面向下，微机芯片2C倒装焊接在布线基板1的上表面上。具体地说，凸块电极BC与布线板1上的焊盘P1彼此对准而进行电连接(倒装芯片连接)。底层树脂7填入带有凸块电极BC的微机芯片2C表面与布线基板1之间。凸块电极BC的高度(底层树脂7的厚度)为，例如，30μm(见图1)。
微机芯片2C内提供有高速微处理器(MPU)，工作频率为，例如，133MHz。微机芯片2C控制存储器芯片(2A和2B)。其间的关系将在后面描述。
存储器芯片2B具有，例如，制作在如硅衬底(半导体衬底)上的DRAM存储元。DRAM存储元由传输数据的MISFET(金属-绝缘体-半导体场效应晶体管)和与之串联的储存数据的电容器组成。除了存储元以外，在硅衬底上也制作有驱动存储元的外围电路。DRAM的容量为，例如，64Mb。
芯片是由，例如，切割硅衬底晶片而成。如图9所示，芯片具有大体上的矩形外形，例如3.949mm×7.428mm，厚0.13mm。芯片2B薄于微机芯片2C。
键合焊盘PB制作在上表面(表面或制作有元件的表面)上。键合焊盘PB为最上层引线的露出部分。非键合焊盘PB的区域覆盖以绝缘膜。键合焊盘PB在存储器芯片2B中间部分排列成线状。其最小间距为，例如，约80μm，其数目为，例如，约70。
如图10所示，存储器芯片2B的下表面(背面)露出了硅衬底。
存储器芯片2B被焊接到微机芯片2C的背面(制作有元件的表面的反面)，使制作有键合焊盘PB的表面朝上。存储器芯片2B与微机芯片2C间的距离为，例如，约20μm(见图1)。
存储器芯片2B上的键合焊盘PB用导线10与布线基板1边沿L4的键合焊盘P2(见图2)连接。总之，存储器芯片2B与布线基板1上的键合焊盘P2间为焊线键合。后面将描述引线键合时存储器芯片2B的位置和引线键合的方向。
存储器芯片2A含有制作在，例如，硅衬底(半导体衬底)上的非易失存储器(闪存)。闪存是由具有电荷积累部分和控制栅电极的MISFET构成的。除了存储元外，驱动存储元的外围电路也制作在硅衬底上。闪存的容量为，例如，32兆位。
芯片由，例如，切割硅衬底晶片而成。如图11所示，芯片具有大体上的矩形外形，例如，4.41mm×4.3mm，厚约0.13mm。芯片2A薄于微机芯片2C。
键合焊盘PA制作在芯片2A的上表面(表面或制作有元件的表面)上。键合焊盘PA为最上层引线的露出部分。非键合焊盘PA的区域覆盖以绝缘膜。键合焊盘PA沿存储器芯片2A的两个对边排列。键合焊盘PA的最小间距为，例如，约133μm，其数目为，例如，约56。
如图12所示，存储器芯片2A的下表面(背面)露出了硅衬底。
存储器芯片2A被焊接到微机芯片2C的背面(与制作元件面对着的表面)，使其有键合焊盘PA的表面朝上。总之，存储器芯片2A与存储器芯片2B焊在同一层中。存储器芯片2A与微机芯片2C间的距离为，例如，约20μm，而存储器芯片2A与存储器芯片2B间的距离为，例如，约600μm(见图1)。
存储器芯片2A上的键合焊盘PA由导线10与布线基板1的L1和L2边沿的键合焊盘P2(见图2)连接。总之，存储器芯片2A与布线基板1的键合焊盘P2是引线键合连接的。引线键合时存储器芯片2A的位置及引线键合的方向将在后面描述。
存储器芯片2A和2B的上部和侧面由注塑树脂3包封。例如，布线基板1夹在带有空腔的上、下铸模之间，在腔中填充注塑树脂并固化(转移注塑法)。布线基板1上的注塑树脂3厚度为，例如，约600μm。MCM的高度为，例如，约1.25mm(见图1)。
下面将描述微机芯片2C与存储器芯片(2A和2B)间的控制关系。
存储器芯片2A和2B由微机芯片2C来控制。微机芯片2C与存储器芯片2A和2B各自的功能以及引起的插针配置将参照附图13予以描述。
虽然描述的是根据本实例由DRAM的存储器芯片2B和闪存的存储器芯片2A组成存储器芯片的情形，但存储器芯片的数目和类型不限于本实例的情形。
微机芯片2C在系统外的LSI(2D)与系统内的存储器芯片2A和2B间执行数据的输入与输出。为此，微机芯片2C将外部接口的逻辑地址(外部地址)转换为闪存或DRAM的地址。
当微机芯片2C起这样的作用时，除了微机芯片2C与存储器芯片2A和2B间的接口所需的插针数外，还需要构成外接口的插针。因此，微机芯片2C具有的插针数因外接口所需的插针数而高于每个存储器芯片2A和2B。
经外接口输出的数据经外部LSI(2D)转换为各种信息，而输出至在其本身与人之间传输数据的人机界面设备或网络设备。例如，声音信息经扬声器输出声音，图像信息经图像显示装置如液晶显示器(LCD)输出图像。也有一些情形是从人机界面设备或网络设备经外部LSI(2D)输入信息至微机芯片2C的外接口。输入的信息包括经麦克风输入的声音信息。外部LSI(2D)在其本身与相机、天线、调制解调器、或其他设备间传输数据。
根据本实施方式的微机芯片2C，具有PCI总线和USB总线作为外接口。这样，对于微机芯片2C有多种类型外接口的情形，微机芯片2C需要的插针数高于只有一种外接口的情形。
对于存储器芯片包括多种类型存储器芯片，例如闪存芯片(2A)和DRAM芯片(2B)的情形，微机芯片2C的存储器接口所需的插针数高于每个存储器芯片接口所需者。
这样，当存储器芯片包括多种类型存储器时，在有些情形中，其微机芯片2C配备的插针数高于每个存储器芯片2A和2B。
也有一种情形，其微机芯片含有除了MPU以外的各种电路。对于这种情形，必须有较高的插针数来为每个电路提供稳定的电源。例如，根据本实施方式的微机芯片2C含有A/D转换电路、D/A转换电路、以及PLL电路。由于这样的A/D转换电路、D/A转换电路、以及PLL电路可成为电源噪声源以及易于感受外部电源噪声的部分，其电源插针不与MPU相连，这就进一步增加了微机芯片2C的插针数。微机芯片2C也含有外接口电路。为在外接口电路中提供稳定的信号放大，必须配备独立于内电路如MPU的电源插针，这也引起微机芯片2C插针数的增加。
因此，微机芯片2C的凸块电极BC数目约为272(见图7)，而存储器芯片2B的键合焊盘PB数目约为70(端子或插针)，存储器芯片2A的键合焊盘PA数目约为56，其总和约为126，如上面参照，例如，图9和11所述。
这样，由多部分结构组成的微机芯片2C的插针数远高于存储器芯片2A和2B，该结构除了系统内部(存储器芯片2A和2B等)的接口外还包括与系统外部的各种接口。
由于根据本实施方式，多个芯片装在多层中，MCM可减小尺寸或增大密度。由于微机芯片被嵌入在MCM中成为SiP，MCM就成为多功能的了。
由于其多功能性而具有较高插针数的微机芯片设在下层，并且为倒装芯片连接，而具有较低插针数的存储器芯片设在上层，并提供引线键合连接，MCM可减小尺寸。
如果将因多功能性而具有较高插针数的微机芯片设在上层，例如，制作在布线基板外围部分的键合焊盘P2数则增加。如果微机芯片2C由引线键合连接至布线基板1，键合焊盘P2应安排有大的间距，以免引线间短路。为防止引线与芯片间发生接触，引线应有足够高的弧线高度(loop height)(芯片表面与引线最高值间的距离)，且上层芯片的端部与键合焊盘P2间的距离应足够大。为此，当具有高插针数的微机芯片设在上层时，增大了布线基板1的尺寸是其缺点。
与之对照，本实施方式将具有低插针数的存储器芯片设在上层，其优点是可使键合焊盘P2数目减少。此外，键合焊盘P2能以小间距排列在靠近上层芯片的端部。这就达到了减小布线基板1尺寸的目的，亦即，提供了较小尺寸的MCM。此外，还可防止引线间短路，及改善MCM的可靠性。
由制作了所谓的复合基板的布线基板1，可实现高插针数微机芯片的倒装芯片连接。由于具有高插针数的微机芯片设在下层，并且是倒装芯片连接的，连接的可靠性可以改善。
下面将描述存储器芯片2A和2B的位置及引线键合方向。
如前所述，微机芯片2A倒装连接在布线基板1的中部，存储器芯片2A和2B焊接在微机芯片2C的上面。
如图2所示，存储器芯片2A的键合焊盘PA排列在布线基板1四边中的L1和L2边沿，而存储器芯片2B的键合焊盘PB排列在布线基板1四边中的L4边沿。换言之，存储器芯片2A和2B的PA和PB的排列方向是沿微机芯片2C的边沿。
存储器芯片2B的键合焊盘PB是沿着布线基板1的L4边排列，而存储器芯片2A的键合焊盘PA是沿着布线基板1的L1或L2边排列。换言之，存储器芯片2B的键合焊盘PB排在X方向，而存储器芯片2A的键合焊盘PA排在Y方向。
也可以说，存储器芯片2B的键合焊盘PB沿某个方向引线键合，此方向不跨过同层的另一个存储器芯片(在这种情形中为存储器芯片2A)。另一方面，存储器芯片2A的键合焊盘PA沿某个方向引线键合，此方向也不跨过同层的另一个存储器芯片(在这种情形中为存储器芯片2B)。换言之，每个存储器芯片都布置得使其键合焊盘与布线基板之间的导线不延伸过另一个存储器芯片。
由于本实施方式布置的每个存储器芯片，其键合焊盘与布线基板的导线都不跨过另一个存储器芯片，这就可减小MCM的尺寸和改善可靠性。
如果每个存储器芯片都布置得使其键合焊盘与布线基板的导线跨过另一个存储器芯片，每条引线的长度增加，其弧线高度也增大。因此，布线基板尺寸增大是不利的，引线间或引线与芯片间发生短路的几率也增大。
存储器芯片2B和2A每一个在X方向的端部都超出微机芯片2C在X方向的端部(伸出状态)，如图1和2所示。存储器芯片2B的伸出量DB为，例如，约为1.2mm，而存储器芯片2A的伸出量DA为，例如，约为1.3mm。
如前所述，测量的存储器芯片2B的外部尺寸为，例如，3.949mm×7.428mm，测量的存储器芯片2A的外部尺寸为，例如，4.41mm×4.3mm，而测量的微机芯片2C的外部尺寸为，例如，6.38mm×6.18mm。
如果存储器芯片2B和2A排列在图2所示的方向上，其X方向上各边长度之和因而变为8.359mm(＝3.949+4.41)，大于微机芯片X方向的边长6.38mm。
这样，在本实施方式中，存储器芯片2A和2B排列得沿Y方向伸出微机芯片的边沿(L3，L4)。
由于本实施方式这样来安排存储器芯片2A和2B，使其从微机芯片的两端伸出，就可消除伸出量(伸出部分的长度)过大的部分，从而避免注塑树脂与芯片脱离或注塑树脂开裂(外壳开裂)。
也可将存储器芯片2B和2A这样安排，使存储器芯片2B的键合焊盘PB和存储器芯片2A的键合焊盘PA不都从微机芯片2C伸出，而只有存储器芯片2A从微机芯片2C的一端伸出。然而，在这种情形下，存储器芯片2A的伸出量增大。换言之，在存储器芯片2A伸出部分下面的空腔尺寸增大。如果空腔尺寸增大，当芯片由注塑树脂包封时，注塑树脂不可能填充进去，因此会产生气泡(空洞)。如果形成这样的空洞，例如，在热负荷试验期间，空洞中的空气反复发生热膨胀，使得注塑树脂与芯片脱离或发生注塑树脂开裂(外壳开裂)。
这是因为键合焊盘在存储器芯片主表面上的排列随芯片而变化，并且，例如，从芯片边沿至键合焊盘的距离也随芯片而变化，因此，如果对键合焊盘在微机芯片上面的布局给予更高的优先，则由于从键合焊盘至存储器芯片边沿距离的不同，从键合焊盘至存储器芯片边沿的伸出量会有很大的差别。
与之对照，本实施方式这样来布置芯片，上层的芯片自下层芯片的两边伸出，使芯片和外壳发生的开裂减少。
对于装有多种类型存储器芯片的情形，尤其是，如果注意力集中在存储器芯片边沿从微机芯片伸出，将存储器芯片伸出量之差调节至小于从键合焊盘至存储器芯片边沿距离之差，则因大的伸出量差别造成的芯片或外壳开裂就会减少。
伸出量优选地为1.5mm以下，且更优选地为1mm以下。
因为要求减小MCM的尺寸(减小厚度)，封在MCM中的芯片趋于更薄。如果上层芯片的厚度为200μm以下，使用本实施方式是特别有效的。
下面将描述根据本实施方式的半导体器件制作方法(组装工艺过程)。图14-17为说明根据本实施方式的半导体器件制作过程的主要部分剖面图。
如图14所示，微机芯片2C用倒装法装在布线基板1上。具体地说，在布线基板1上表面的焊盘P1与微机芯片的凸块电极BC彼此连接后，在微机芯片2C与布线基板1之间的间隙中填充底层树脂7。焊盘P1与微机芯片凸块电极BC的连接也可由以下方法来实现：将焊料凸块电极熔化进行连接的方法；经焊料使金凸块电极软熔进行连接的方法；或在微机芯片2C与布线基板1间夹入各向异性导电树脂或非导电树脂制成的带或膏，并加热使带或膏熔化的方法。在这种情形下，就不再需要填充底层树脂7的步骤。
虽然图14表示的只是一块布线板，也可制备由多个布线板连续排列的布线基板，芯片装在每个布线板上，并对每个器件切割基板。
接下来，如图15所示，将存储器芯片2A和2B用粘合剂等固定在微机芯片2C上。然后，如图16所示，用金丝之类的导线10将存储器芯片2B和2A的键合焊盘PB和PA与布线基板1上的键合焊盘P2连接起来(见图2)。引线键合是使用，例如，超声振动与热压结合的焊机来实现的。
下面，如图17所示，将布线基板1放在铸模上(未示出)，用注塑树脂3封住其整个主表面。注塑树脂3由，例如，热固性环氧树脂构成，该树脂掺有的氧化硅颗粒直径约为70-100μm。
此后，由焊料构成的凸块电极Bp与布线基板1背面的焊盘P3连接。如果多个布线基板1彼此相连，则接着沿分割线进行切割而得到各个分立的布线板1。凸块电极Bp是用，例如，先在焊盘P3表面上提供低熔点Pb-Sn共熔合金焊球，然后软熔焊球而成。
虽然本发明的发明者得到的发明已根据前面的实施方式作了具体描述，但本发明不限于前述的实施方式。可作出各种修改而不背离本发明的主旨，这是容易理解的。
虽然根据前面的实施方式，键合焊盘PA或键合焊盘PB制作在，例如，一行中，但也可制作在多行中。凸块电极BC也可制作在多行中，或者也可布置在一个区域中。
虽然前面的实施方式已将键合焊盘在其中间部分的存储器芯片(中间芯片)和键合焊盘在其两端的存储器芯片(两侧芯片)装在微机芯片上，也可装两个中间芯片，如图18所示。作为选择，也可装两个两侧芯片。
虽然前面的实施方式已在微机芯片上装了两个存储器芯片，但也可装三个芯片，如图19所示。
虽然前面的实施方式已表明用DRAM和闪存作为存储器芯片的实例，但也可使用其他的存储器芯片如SRAM。
本发明可广泛地用于半导体器件，该器件是由端子数目不同的芯片分层叠置而成的。
除了存储器芯片和微机芯片外，非芯片的小型电子学元件，如电容器或电阻元件，也可装在布线基板上。如果将片状电容器装在存储器芯片的外围，例如，则在驱动存储器芯片期间可因降低了噪声而实现高速工作。
下面将简短地描述在本申请书中公开的本发明各个典型方面可达到的效果。
当具有大量引线端的微机芯片与每个具有少量引线端的存储器芯片叠置装在一个布线基板上时，微机芯片置于下层而存储器芯片置于上层。这就可以减小半导体器件的尺寸或实现高密度装配。此外，可靠性和功能性也可改善。