具体实施方式
全文使用的符号
本文使用了以下符号。
术语 定义
AC 交变电流
ASIC 专用集成电路
BPF 带通滤波器
CD 载波检测
CRC 循环冗余码
CSK 码移键控
CSMA 载波检测多路存取
DCSK 差分码移键控
DSP 数字信号处理器
EEROM 电可擦除只读存储器
FPGA 现场可编程门阵列
IR 红外
ISO 国际标准化组织
MAC 介质访问控制
OSI 开放系统互连
PBX 专用小交换机
PLC 供电线路载波
RAM 随机访问存储器
RF 射频
ROM 只读存储器
SCR 硅控整流器
UST 单位符号时间
本发明的详细描述
本发明是一种新颖和实用的获得和同步机制。本发明的机制可用于通
信系统，所述通信系统的特征在于诸如网络的使用供电线路载波通信的共
享介质。通常，本发明适用于多个站连接到共享通信介质的情况，其中接
收站必须获得发送站在每个分组的开始处发送的分组起始信号上的同步。
提供了一种扩频通信系统的改进获得机制，其中发送包括相隔预定时
间延迟间隔的多个已知符号的同步序列，以作为分组起始信号。在接收器
上，使用符号之间插入的预定间隙或时间延迟间隔，使接收信号与同步序
列相关。
接收信号首先通过线性相关器，线性相关器的功能是产生每个接收符
号的相关峰。接着计算每个相关峰的预计位置，并且与接收的相关峰的位
置相比较。如果匹配数量超过阈值，则声明达到同步。
出于本说明书的目的，术语′站′、′节点′或′通信节点′应当表示通过硬
件，软件或硬件和软件的组合实现的任何网络实体，其可以是基于共享介
质的网络内的呼叫、链路或连接的端点。网络可以包括任何类型的共享网
络或介质，其包含但不局限于基于供电线路载波的网络、双绞线网络、IR
无线网络、RF无线网络、光纤环形网络等等。术语′呼叫′、′链路′或′连接′
应当表示在至少两个节点之间建立以便在其间进行通信的任何通信路径。
术语“相位单位”被定义成接收器中的样本时间。样本时间是任何适当的
周期，其中可以不丢失信息地对信号或相关器输出进行采样。
本发明的获得和同步机制尤其适于在使用了差分码移键控(DCSK)或
非差分码移键控(CSK)调制技术的扩频数据通信系统中使用。这种通信系
统适用于诸如AC供电线的噪声相对较高的环境。
在CSK传输系统中，以具有长度T的连续循环移位波形之间的时间
偏移的形式发送数据，所述循环移位波形被称作扩频波形，即扩频相关序
列波形。扩频波形可以包括任何类型的、具有适当自相关性质的波形。在
各个被称作单位符号时间(UST)的符号周期期间发送多个比特。符号周期
被分成多个偏移索引，其中每个偏移索引代表一种具体比特模式。通过将
扩频波形旋转某个对应于要发送的数据量来传送信息，即比特模式。通过
在发送数据之前应用于扩频波形的旋转或循环移位的程度来传送数据。注
意，扩频波形可以包括任何适当的波形，例如啁啾、伪随机序列等等。
在CSK系统中，通过分配给扩频波形的绝对偏移传送数据。在DCSK
系统中，通过连续符号之间的移位差传送数据。本发明的同步方案适用于
CSK和DCSK传输系统。
当接收器进行接收时，信号被输入到匹配滤波器，匹配滤波器具有扩
频波形模式的模板，以检测每个符号的接收信号内的旋转(或循环移位)
量。接收的数据被馈送到循环相关器，其中内容被周期性循环移位，并且
据此产生相关输出。通过将接收的数据输入到移位寄存器，并且对移位寄
存器的内容进行循环旋转，即移位，可以实现循环相关，其中移位寄存器
的输出被反馈到其输入。移位寄存器的输出被输入到匹配滤波器。对于每
个比特移位或旋转，匹配滤波器产生相关累加和。针对每个UST确定偏移
索引，该偏移索引对应于产生最大(或最小)相关累加和的偏移索引。通
过从先前接收的偏移索引中减去当前接收的偏移索引，产生差分偏移索引。
接着解码差分偏移索引以产生最初发送的数据。
在授权给Raphaeli，标题为″使用差分码移键控的扩频通信系统″的美
国专利6,064,695中更详细地描述了基于DCSK或CSK调制的扩频通信
系统，这里完整地引用了该专利以作为参考。
具有同步序列发生器的发送器
发送站以分组形式向接收站发送数据。每个分组的前面是同步序列，
同步序列包括预定数量的符号，在各个符号之间具有预定间隙或时间延迟。
同步序列的长度可以是任何适当数目的符号，只要使得接收站能够与发送
站同步。仅出于说明的目的，在这里提供的例子中，同步序列包括具有已
知移位旋转的7个符号，例如零偏移符号的序列。发送这7个符号，其中
各个符号之间插入特定的预定时间延迟。符号之间插入的具体时间延迟确
定了唯一的同步序列间隙(即时间延迟)模板。不同的同步序列具有不同的
时间延迟模板。同步符号之间插入的间隔被接收站中的接收器用来确定传
输中使用的特定分组类型。有关分组类型的知识对于正确解码其余分组而
言是关键的。
图1示出了适于产生根据本发明构造的同步序列的示例性发送器。发
送器10被是位于每个站中的调制解调收发信机的一部分。在所提供的例
子中，调制解调收发信机适于使用CSK调制进行通信。注意，通信领域
的技术人员也可以将本发明的技术应用于其它调制技术。
外部主机12提供要发送的数据，并且数据被输入到编码器14。编码
器的功能是确定应用于输出扩频波形的旋转量。旋转量被表示成偏移索引。
偏移索引被输入到扩频波形发生器20，扩频波形发生器20的功能是根据
偏移索引产生扩频波形信号。扩频波形本身被存储在扩频波形ROM 24中，
扩频波形ROM 24包含扩频波形频率波形的数字化表示。从对应于偏移索
引的初始点开始读出扩频波形。从初始点开始，循环读出整个扩频波形并
且通过耦合电路22发送到信道上。
耦合电路包括用于将信号耦合到物理信道上的电路。例如，耦合电路
包括D/A转换器，D/A转换器的模拟输出首先被具有适当通带的带通滤
波器(BPF)根据信号宽度进行滤波。接着由输出放大器放大BPF的输出，
其中放大器的输出包括发送输出信号。
发送器的功能不仅是发送数据，而且还发送同步序列，该同步序列形
成在每个分组的开始处发送的分组起始信号。同步序列发生器16产生同步
序列，同步序列发生器16的输出和从主机接收的数据一起被输入到编码
器。编码器适于根据控制器26输出的同步/数据控制器信号，处理来自主
机的数据，或来自同步序列发生器的同步序列。
当处于同步模式时，编码器可以根据输入同步序列产生偏移索引。根
据本发明，同步序列包括在各个符号之间具有预定时间间隙的多个符号。
可以产生多个同步序列，其中每个序列包括各个符号之间的时间延迟或间
隙的唯一集合。可以使用从控制器输出的SEQ控制信号选择多个同步序
列中的一个。
每个集合的序列符号间唯一时间延迟或间隙作为同步序列间隙模板被
存储在ROM或其它表格装置18中。当需要产生同步序列时，序列发生
器输出多个同步符号(例如针对发送器和接收器具有零或其它旋转的符
号)，并且根据针对要发送的具体同步序列的间隙模板的内容在各个符号之
间插入特定时间延迟。注意，对于每个同步序列7个符号的示例性情况，
同步序列间隙表格适于存储每个同步序列6个时间延迟。可以按照任何适
当的格式，例如以时间、时钟、UST的分数、相位时钟节拍等等为单位
来存储时间延迟。
图4示出了包括以预定时间延迟分隔的多个符号的示例性同步序列传
输信号。每个符号具有一个UST的固定长度，该固定长度在这个例子中
相当于256个接收器相关相位单位(即样本时间)，对应于800μs。各个
符号之间插入的时间延迟的最大长度为700μs。在示出的例子中，在第一
符号之后插入的第一延迟为64个相位单位或200μs。
根据本发明，提供一组5个正交同步序列，其中各个序列被用于传送
有关具体传输中使用的分组类型的信息。各个分组类型对应于不同的同步
序列。5个同步序列如表格1所示。
表格1：同步序列时间延迟间隔
序列号 分组类型 时间延迟
1 1 [10，6，12，9，8，5]
2 2 [4，5，14，12，11，9]
3 3 [6，4，11，13，5，10]
4 4 [8，7，4，9，5，11]
5 5 [11，5，7，9，6，6]
分组类型可以对应于例如具有不同数据速率的分组，ACK分组等等。
根据具体的实现，不同同步序列可以被用于传送任何类型的信息，并且不
局限于传送调制或分组类型。将各个序列的时间延迟提供为50μs的倍数。
于是，序列#3的第三和第四符号之间插入的延迟为550μs。同步序列的
总持续时间等于时间延迟的累加和以及7个符号持续时间的累加和。注意，
任何上述序列的时间延迟的累加和均不超过64(即4UST或3,200μs)。
于是，同步序列的最大持续时间为11UST，包括7个符号UST加上符
号间延迟的4个UST。
注意，间隙可以为零，并且可以大于14。另外，获得机制可以使用
任何类型的信号来实现，并且不局限于使用间隙。此外，可以使用可变长
度符号，其中仅在一部分接收符号上执行相关。换言之，可以相加发送符
号之前或之后的能量，其中相关长度保持固定。可选地，符号可以被旋转，
而不是具有零偏移。在这种情况下，旋转导致符号的相关点发生移动，并
且导致相关值与所应用的旋转量成比例地降低。
由于符号长度为800μs或256相位单位(即相关样本)，如表2所示，
可以根据相关相位单位改写同步序列时间延迟。每个符号持续时间包括
256+(时间延迟*16)个相位单位，其中时间延迟来自于前面的表1。
表2：同步序列时间延迟间隔
序列号 符号持续时间
1 [416，352，448，400，384，336]
2 [320，336，480，448，432，400]
3 [352，320，432，464，336，416]
4 [384，368，320，400，336，432]
5 [432，336，368，400，352，352]
注意，发送器中的同步符号间隙ROM可以适于存储时间延迟，符号
持续时间，或产生每个符号的持续时间与各个符号之间插入的间隙的任何
其他值。针对要发送的每个唯一同步序列提供一组时间延迟，符号持续时
间等等。
如上所述，在发送分组数据之前，在每个分组的开始处发送同步序列。
图3示出了包括同步序列的示例性分组的格式。分组70包括分组起始处
的同步序列72，分组头字段74，CRC8差错校验值76，数据有效负载78
和CRC16差错校验字段80。如下文更详细地描述的，接收器中的获得电
路的功能是获得同步序列上的同步。一旦实现同步，可以从分组头的开始
处进行数据解码。
具有获得和同步电路的接收器
图2示出了包括根据本发明构造的获得和同步电路的示例性接收器。
接收器30执行数据解码和取得每个分组之前发送的分组起始同步序列上
的同步。从信道介质接收的信号被输入到信道耦合电路32，信道耦合电路
32使接收器与输电线等等接口。接着通过带通滤波器(BPF)33对接收的
信号进行滤波，该带通滤波器具有针对有关频带的适当频率特征。带通滤
波器(BPF)的带宽足够接收在扩频波形内发送的频率的范围。滤波器的输
出被输入到1位A/D转换器34。A/D转换器可以包括比较器，比较器与
按照适当采样频率驱动的采样器相结合。
A/D转换器的输出被输入到二输入多路复用器(mux)36的一个输入
上。多路复用器的输出被输入到移位寄存器38。移位寄存器的长度均为
256位，这仅是为了说明的目的。移位寄存器的输出被输入到相关器40。使
用其功能是识别扩频波形模式的匹配滤波器来实现相关器。扩频波形模式
被存储成相关器内的模板，并且被用来检测接收信号中扩频波形的存在。
移位寄存器的串行输出回送到回送到多路复用器的第二输入。通过控制器
54输出的线性/循环控制信号控制多路复用器选择输出。
相关器电路能够以线性或循环模式操作。对于获得和同步，相关器被
设置成在线性模式下工作。在线性模式操作中，多路复用器被设置成将
A/D转换器的输出选择成移位寄存器的输入。按照时钟节拍将A/D转换器
的每个比特输出提供到移位寄存器，而移位寄存器的并行输出被输入到相
关器。
在相关器内，输入到相关器的每个比特与模板中的对应比特相乘。累
加所有256个乘积以构成相关器的输出62。
线性相关的输出被输入到充当I2+Q2型能量检测器的相关峰处理器
58。相关峰处理器的功能包括在UST周期上搜寻最大相关峰值并据此产
生信号66，产生符号时钟68，和检测载波的存在并据此产生载波检测(CD)
信号64。根据相关结果导出CD信号，并且在相关结果超过阈值的情况
下声明CD信号。
相关峰处理器的输出信号66被输入到获得处理器电路50。获得处
理的功能是接收并在存储器表格44中存储相关峰数据，存储器可以包括任
何适当的存储器装置，例如RAM等等。类似地，相关峰的位置也被存
储在存储器表格46中。同步序列模板存储器(例如ROM等等)48存储一
或多个时间延迟或符号间间隙集合，其中每个集合对应于不同的同步序列。
下文会更详细地描述获得处理。
一旦实现同步，控制器将相关器的操作模式切换到循环相关，其中针
对完整的UST周期加载和循环移位移位寄存器的内容。数据解码电路52
对产生最大相关峰值的移位进行解码，并据此输出接收数据。根据从获得
处理器输出并且被控制器用来为循环相关处理提供合适定时时间的同步信
号60的输出，接收器得到有关接收信号中符号的位置的知识(即UST)。
获得和同步机制
根据本发明的获得和同步机制，执行接收信号与整个同步序列的相关。
然而，接收信号与同步序列的相关被获得处理器50应用于从线性相关器
40输出的信号。通过处理具有图4示出的同步序列传输信号的形式的接
收信号，产生来自线性相关器的包括多个相关峰的输出信号，其中相关峰
之间的距离对应于在同步序列的各个符号之间插入的时间延迟。这个相关
峰之间的距离等于256个相位单位加上根据用于产生传输的具体同步序
列模板定义的延迟。于是，获得处理器的主要功能是在其相应的正确位置
搜寻相关峰，确定匹配相关峰的数量，并且决定是否声明同步。换言之，
获得处理器决定传输是否当前正被接收，并且如果正在被接收，则对分组
的其余部分进行解码。
图5示出了响应图4的同步序列而产生的相应相关峰。示出的同步序
列对应于前面表1和2中的序列号2。传送具有序列号2的传输信号通过
线性相关器，导致相关峰的序列分隔基于序列号2的距离。于是，对于序
列号2，6个间隙或符号间隔时间延迟对应于表2中的那些值。
在垂直箭头所示的最后相关峰之后500μs(即160相位单位)处，得到
开始数据解码的同步点。在从最后相关峰开始经过1300μs稍后，出现从
线性到循环相关的切换点。1300μs时间的定义源于同步序列的最后符号
的接收时间(即相关峰的位置)加上相关峰之后500μs的延迟，并后跟数
据的第一符号(即800μs)。仅在第一数据符号已经按时钟节拍输送到移位
寄存器之后才开始循环相关。
每个唯一同步序列确定7个相关峰预计出现的位置。相关峰之间的6
个预定(即预计)距离被存储在发送器和接收器的同步序列间隙模板中。于
是，对于包括N个符号的同步序列，N-1个距离差被存储在同步序列间
隙模板中。注意，最大长度的同步序列为对应于11个UST的2704个相
位单位。于是，将应用于接收信号的相关窗口的数量为11。术语“相关窗
口”被定义成符号时间或UST。注意，可选地，相关窗口可以被选择成小
于或大于UST。例如，如果最小间隙长度为零，则相关窗口应当小于UST。
现在更详细地描述获得机制。仅出于说明的目的，使用产生相关峰序
列的样本接收信号。图6示出了线性相关器响应样本接收信号的输出，所
述信号对应于图4的同步序列传输信号。沿着x-轴的节拍对应于11个
UST窗口。各个相关峰被标记为PK#1至PK#7，其中PK#7的产生时间
晚于PK#1。
获得算法能够将每个接收相关峰的位置与根据同步序列符号间隙模板
的时间延迟计算的预计位置相比较。参照最后接收的相关峰计算预计位置，
其中假定它处于正确的位置。例如，通过从接收的相关PK#7的位置中减
去间隙模板的间隙#6，计算PK#6的预计位置。这个距离由附图标记90
表示。类似地，通过从PK#7的位置中减去间隙#5和#6的累加和(距离
92)，计算PK#5的预计位置。类似地，通过从PK#7的位置中减去间隙#4，
#5和#6的累加和(距离94)，计算PK#4的预计位置。通过这种方式计算
相关峰PK#1至PK#6的预计距离。如果找到足够数量的匹配相关峰，则
声明同步。如果没有找到同步，算法重复执行，其中假定前一相关峰(即
PK#6)正确，从而继续执行到PK#4。
图7A和7B是更详细地说明本发明的获得方法的流程图。对于线性
相关器输出的每个新的相关峰，相关峰的位置和值被存储在存储器的表格
中(步骤100)。对于同步序列的长度，所有这两个表格是足够大的，以存
储11个表项，其中所述表项对应于可能的11个UST窗口。最初，算法
没有开始执行，直到已经经过至少11个窗口。
算法从假定处于正确位置的最后接收的相关峰开始(步骤102)。在上
文提供的例子中，假定PK#7处于正确位置。对于各个其它相关峰(即相
关峰PK#6至PK#1)，使用模板中存储的针对序列中该符号的间隙距离，
参照最后接收的相关峰(即PK#7)计算每个相关峰的预计位置(步骤
104)。通过从最后接收的相关峰的位置中减去模板中存储的、构成较早相
关峰和最后接收的相关峰之间的距离的各个间隙的累加和，计算序列中较
早相关峰的预计位置。如果结果为负，则窗口长度(即1个UST或256
个相位单位)被加到接收的相关峰的位置上。这是对在每个窗口周期中没有
接收到相关峰的情况的补偿。由于相对于具体窗口(其中接收各个相关峰)
测量相关峰的位置，负结果表明经过了至少一个其中没有接收到相关峰的
窗口的UST。
接着将相关峰的预计位置与实际接收的相关峰的位置相比较(步骤
106)。接着从接收的相关峰的位置PREC中减去根据同步序列间隙模板导出
的相关峰的预计(即期望)位置PEXP(步骤108)。如果差值在预定增量范围
内，则声明匹配(步骤110)，并且递增计数器num_matches。如果相关
峰的值超过峰值阈值(步骤130)，则递增计数器num_high_peaks(步骤
132)。如果差值不在预定阈值范围内，则声明失配，并且跟踪失配数量(步
骤112)。注意，增量可以具有预计位置的方向，即左或右，然而在这里提
供的示例性实施例中，增量只具有向预计位置的左边的方向。在这里提供
的例子中，增量的值等于8个相位单位。根据具体实现，也可以使用其它
的增量值。
针对各个其余相关峰重复计算、比较和确定是否存在匹配的步骤(步
骤114)。在num_peaks等于7个同步序列符号的示例性情况下，处理针
对相关峰PK#6到PK#1重复6次。一旦完成所有相关峰的处理，如果
num_matches大于num_matches_thresh，则声明同步(步骤116)。在这
个例子中，如果6次比较中有4次或更多次匹配，即num_matches_thresh
＝3，则声明同步。在(1)num_matches＝num_matches_thresh(例如匹配
数量等于3)和(2)一半匹配相关峰具有超过阈值的相关值(例如
num_high_peaks的值等于3)的边界情况下，也声明同步。
如果声明同步，则计算同步点如下(步骤134)。也计算同步质量系数
(步骤136)。如果刚计算的同步质量优于先前计算的同步质量(步骤138)，
则丢弃前一同步点，并且从当前同步点继续接收(即获得处理继续执行)
(步骤140)。
如果没有找到同步(步骤116)，则假定错误接收了对应于最后接收的
相关峰的符号(步骤118)，算法重复执行，并且搜寻匹配相关峰。在提供
的例子中，假定错误接收了对应于PK#7的符号，PK#6被认为是最后接
收的相关峰，并且假定处于正确位置。接着参照PK#6计算PK#5至PK#1
的预计位置，并且与对应的接收的相关峰位置相比较。象在前一循环中那
样，相同的同步标准在这里同样适用。如果没有找到同步，则下一次迭代
假定错误接收PK#7和PK#6，而后是最后迭代，其中假定错误接收
PK#7，PK#6和PK#5。
迭代继续执行，直到相关峰#(num_peaks-num_matches)。如果在
最后迭代(即这个例子中，PK#4被认为是最后接收的相关峰)之后(步骤
120)没有找到同步，则再次将PK#7作为最后接收的相关峰，并且将其位
置向右移动一个相位单位(步骤122)。针对最后接收相关峰或相关峰#
(num_peaks)，即这个例子中的PK#7，以新的位置重复算法。如果没有
找到同步，则最后接收的相关峰的位置向右移动额外的相位单位，并且重
复算法。相关峰位置的移位继续执行，直至增量相位单位(步骤124)。
注意，向右移动一个相位单位是指在时间轴上前进(即时间后延)，而
向左移动一个相位是指在时间轴上后退(即时间提前)。
注意，这个结合了预计位置和接收位置之间差值的允许增量的向右增
量相位，以及预计位置的向左增量相位的移位的优点在于，在相关峰的位
置方面提供了+/-增量容差，同时实现了相当于+/-增量/2的出错报警率。
可选地，通过允许相关峰的某个宽度而不是限制增量，可以降低出错报警
率。
如果在移动最后接收的相关峰的位置之后仍然没有找到同步，则使用
不同的同步序列重复算法(步骤126)。于是，使用与所测试的同步序列的
同步序列间隙模板相关的不同时间延迟计算接收的相关峰的预计位置。重
复算法，直到测试了所有的同步序列(步骤128)。如果仍然没有找到同步，
则算法再次开始，并且等待产生新的相关峰。
注意，根据期望的灵敏度等级，num_peaks的值可以有所不同。
numl_peaks越低，则获得对噪声的灵敏度就越高，反之亦然。
还应当注意，在前面描述的方法中，通过寻找最大线性相关值来验证
相关峰。可选地，可以在整个接收序列上，而不是以逐个符号(逐个相关
峰)的方式执行搜寻。针对相关峰的预计出现位置检查整个序列，并且构造
包括相关峰预计位置增量的信号训练序列。于是，在整个11个UST上一
次性执行搜寻。
注意，本发明不局限于上述同步质量测量的类型。有关对超过阈值的
相关峰的数量进行计数的同步质量测量只作为一个例子。可选地，可以累
加预计位置的相关值，并且将所有7个相关的累加和与阈值相比较。
同步点的调整
如上所述，一旦已经声明同步，则计算同步点。获得机制的一个主要
目的是确定定义了实际分组的起始的同步点。在该点上，接收信号的相关
从线性切换到循环，并且开始解码数据。根据使用的调制类型，码本中两
个连续符号之间的距离可以相对非常小。例如，考虑每个符号发送6个比
特的DCSK调制，连续符号之间的距离仅有4个相位单位。因此，由于
仅仅2个相位单位的同步点移动便可导致同步差错和整个分组的损失，所
以必须以足够的精度确定同步点。错误同步点导致所有要解码的符号在码
本中被移动一个位置，从而导致所有符号的不正确解码，并且不能通过纠
错码校正。
由于最后接收的相关峰的位置允许改变增量相位单位的距离，同步点
也可以改变增量相位单位的距离。于是根据本发明，当预计相关峰位置和
接收相关峰位置之间存在匹配时，使用有关预计相关峰位置和接收的相关
峰位置之间的差值的信息确定同步点。通过下面的方式使用差值平均值执
行同步点的最终调整，以匹配相关峰：
sync _ pt TUNED = sync _ pt + Σ ( P EXP - P REC ) num _ matches ]]>确良 (1)
其中sync_pt是未调整的同步点。于是，计算应用于匹配相关峰的移
动平均值，并且加到计算的同步点上。注意，未调整的同步点包括如上文
所述其中声明同步的最后接收的相关峰的位置加上1300μs。
同步质量系数
根据本发明，每当声明同步时计算同步质量系数。质量系数被定义如
下：
sync_quality_factor＝num_matches+num_high_peaks (2)
于是，质量系数是匹配数量和处于正确位置、其相关值大于阈值(例如，
比255的最大值高出15)的相关峰的数量的累加和。于是，对于7个符号
的同步序列，质量系数的范围为0到12。
根据获得算法，相位获得继续执行，直到在分组头的结束处接收到
CRC8。如果CRC8正确，则获得结束。如果CRC8错误，则获得继续执
行。如果在声明同步之后仍然处于获得状态，则以高于前一次的质量系数
声明新的同步，丢弃先前接收的分组，并且接收器立即开始接收当前分组。
为了在声明同步之后继续执行获得并直到接收到CRC8，需要两组硬
件。根据具体实现，一组硬件可以在以双倍于标称速率的频率提供时钟的
情况下使用。
同步标准
调整本发明的获得和同步机制，使得用于声明同步的标准保证不出现
这样的情况，即可以校正分组中的错误数据但没有实现同步。换言之，同
步算法被设计成比数据接收更加可靠。在使用的纠错编码能够校正7个符
号中的2-3个出错符号的示例性情况中，获得算法最好更加可靠。
假定同步序列包括7个符号，则用于声明同步的标准为4个正确接收
的符号。于是，允许7个符号中有3个出错符号，并且没有防止出现其中
可以校正数据，但是没有实现同步的情况。
此外，为了实现足够低的源于噪声的同步的概率，使用如此选择的时
间延迟构造同步序列，以便针对具有低端相关峰的每个序列提供高自相关
的函数(即在一个同步序列中没有超过两个的相等延迟)。
于是，为了使噪声所造成的同步的概率最小，相关峰的值被用作额外
标准。尤其是，在存在任何3个匹配的情况下，如果4相关峰中有3个
相关峰的相关值超过预定阈值，则声明同步，否则同步被认为是由噪声产
生的。
另外，为了实现足够低的与另一个同步序列同步的概率，使用如此选
择的时间延迟构造同步序列，以便针对每对序列提供低自相关的函数(即连
续延迟的累加和或一个序列中的延迟，与其它序列中的连续延迟的累加和
或延迟之间的匹配数量应当最小)。
于是，为了来自另一个序列的同步的概率最小，相关峰的最小值被用
作额外标准。尤其是，在存在任何3个匹配(即7个符号中有3个出错符
号)的情况下，校验4个失配的相关峰的值。如果错误相关峰具有大于阈值
的相关值(例如，高出255的最大值30)，则认为相关峰来自于另一个同
步序列，并且否决同步的声明。
引入获得机制的站
本发明的同步序列发生器和获得和同步电路可以被引入到例如站、网
络节点，调制解调器等等的通信收信机中。一个示例性应用是适于在供电
线路介质上进行通信的数字调制解调器。调制解调器使用100-400kHz
频带(在美国)，或95-125kHz和20-80kHz频带(在欧洲)。使用的调制
为DCSK，并且DCSK能够使用合适频带中的扩频调制信号进行单播、
广播和组播传输。每个发送分组包括同步序列并后跟被调制为循环移位数
据扩频波形的分组数据，所述同步序列允许接收器与扩频波形(即啁啾，
PN序列等等)同步。如上所述，通过线性相关器处理同步序列，同时使用
循环相关对数据进行解码。
图8的模块图示出了引入适于执行本发明的获得和同步机制的发送器
和接收器电路的站的示例性实施例。站150表示可以独立操作的站，或
可以被引入到诸如交换机、路由器、集线器、宽带调制解调器、电缆调制
解调器、基于PLC的调制解调器等等、用于执行通信功能(即实现包含
MAC功能的OSI堆栈协议功能)的网络设备中。站包括具有与之通信的相
关的静态、动态、易失和/或非易失存储器(未示出)的应用处理器166。应
用处理器也通过主机接口168与主机设备170通信。主机可以适于通过一
或多个网络通信。
站包括用于使站与共享介质152接口的介质耦合电路154。发送电路
156从MAC接收数据以进行传输，其功能是将数据编码成接着被调制并
且通过介质发送的符号。发送电路也包括根据本发明构造的同步序列发生
器158，其功能是产生在每个分组的起始处发送的同步序列。
发送电路158和接收电路160通过介质耦合电路在介质上进行通信。
Rx电路的功能是对接收信号进行相关和解码，并且据此产生接收输出数
据。接收电路也包括根据本发明构造的相关峰处理器161以及获得和同步
电路162。
一方面，介质访问控制器(MAC)164的功能是向发送电路提供发送数
据，并且从接收电路输入接收数据。在处理器一侧，它与应用处理器接口。
MAC适于实现任何适当的、如本领域众所周知的层次2(即链路层)介质访
问控制技术。
注意，可以通过硬件或软件实现获得和同步机制。软件实现可以适于
驻留在诸如磁盘、软盘、快闪存储器卡、EEROM存储器、磁泡存储器、
RAM存储器、ROM存储器等等的计算机可读介质上。软件也可以整个或
部分地驻留在静态或动态主存储器，或计算机系统的处理器内的固件中。
处理器可以包括任何适当的处理装置，包含微控制器、微型计算机、微处
理器、数字信号处理器(DSP)、FPGA核心、ASIC核心等等。尤其是，
软件包括当被处理器执行时使得计算机系统执行上述获得和同步机制的指
令序列。
在可选实施例中，本发明可以适于在集成电路，尤其是专用集成电路
(ASIC)、现场可编程门阵列(FPGA)或芯片组、无线调制解调器设备、供
电线路调制解调器设备、交换系统产品和传输系统产品中实现如上所述的
方法和设备。注意，也可以实现软件和硬件的组合，前者执行复杂的操作，
而后者执行时间要求严格的操作。
出于本文的目的，术语交换系统产品应当表示专用小交换机(PBX)，
互连用户的中心局交换系统、长途汇接交换中心和宽带核心交换机，其位
于服务提供商网络的中心，所述服务提供商网络可以通过宽带端接交换机
或接入多路复用器以及相关的信令和支持系统服务来馈送。术语传输系统
产品应当表示被服务提供商用来在其用户及其诸如环路系统的网络中提供
互连的产品，其在广大区域的服务提供商交换系统之间提供多路复用、汇
集和传送，以及相关信令和支持系统和服务。
所附权利要求书意图覆盖本发明所有这种处于其宗旨和范围内的特性
和优点。由于本领域的技术人员可容易地想到许多修改和改变，本发明不
限于这里描述的有限数量的实施例。
因此应当理解，在不偏离本发明的宗旨和范围的前提下，可以进行所
有适当的变化、修改和等价替换。