《半导体器件和电子设备.pdf》由会员分享，可在线阅读，更多相关《半导体器件和电子设备.pdf（20页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN104081527A43申请公布日20141001CN104081527A21申请号201380006945822申请日20130125201202251620120203JPH01L27/146200601H01L27/1420060171申请人索尼公司地址日本东京都72发明人小林正治工藤义治佐野拓也74专利代理机构北京市柳沈律师事务所11105代理人张晓明54发明名称半导体器件和电子设备57摘要本发明涉及一种半导体器件和电子设备，其使得能够提供能够最小化由于漏入的光而生成的噪声的半导体器件。配置该半导体器件，以便提供有光接收元件34、用于信号处理的有源元件、以及光接收元件。
2、34和有源元件之间的、由在有源元件之上提供覆盖的布线45、46构成的光遮挡结构。半导体器件进一步提供有例如其上形成光接收元件的第一基底、其上形成有源元件第二基底、以及具有在第二基底上由布线构成的光遮挡结构的布线层。第二基底可以经由布线层连接到第一基底。30优先权数据85PCT国际申请进入国家阶段日2014072886PCT国际申请的申请数据PCT/JP2013/0515272013012587PCT国际申请的公布数据WO2013/115075JA2013080851INTCL权利要求书1页说明书12页附图6页19中华人民共和国国家知识产权局12发明专利申请权利要求书1页说明书12页附图6页10。
3、申请公布号CN104081527ACN104081527A1/1页21一种半导体器件，包括光接收元件；用于信号处理的有源元件；以及光遮挡结构，其在所述光接收元件和所述有源元件之间以覆盖所述有源元件，并且由布线形成。2如权利要求1所述的半导体器件，还包括第一基底，其上形成所述光接收元件；第二基底，其上形成所述有源元件；以及布线层，其具有由所述布线在所述第二基底上形成的所述光遮挡结构，其中，所述第二基底通过所述布线层结合到所述第一基底。3如权利要求2所述的半导体器件，其中在其中形成所述第二基底的有源元件的区域中定义光遮挡目标区域和光遮挡非目标区域，在所述光遮挡目标区域中配置所述光遮挡结构，并且在所。
4、述光遮挡非目标区域中提供配置所述光遮挡结构的所述布线的交叉部分。4如权利要求3所述的半导体器件，其中，在其中形成所述第二基底的有源元件的区域中，其中提供多个有源元件的有源元件组分为电路块，所述电路块定义为所述光遮挡目标区域，并且电路块间定义为所述光遮挡非目标区域。5如权利要求4所述的半导体器件，其中在所述有源元件组的外围提供具有比从所述有源元件组到所述光遮挡结构的距离更宽的宽度的缓冲区，并且在所述有源元件组和所述缓冲区上配置所述光遮挡结构。6如权利要求1所述的半导体器件，其中从平行排列的第一布线和第二布线构成所述光遮挡结构，在与所述第一布线不同的布线层上形成并且在其中所述第二布线的至少一部分在。
5、平面位置重叠所述第一布线的位置平行排列所述第二布线。7如权利要求1所述的半导体器件，其中所述光接收元件是光电转换元件。8如权利要求1所述的半导体器件，其中所述光接收元件是对于光噪声的高灵敏度模拟元件。9一种电子设备，包括半导体器件，其包括光接收元件、用于信号处理的有源元件、以及在所述光接收元件和所述有源元件之间以覆盖所述有源元件并且由布线形成的光遮挡结构，以及信号处理电路，其处理所述半导体器件的输出信号。权利要求书CN104081527A1/12页3半导体器件和电子设备技术领域0001本技术涉及半导体器件和电子设备。背景技术0002近年来，电子相机越来越普及，并且因此对于作为电子相机的中心部分。
6、的半导体器件例如，包括光接收元件的固态成像器件图像传感器的需求持续增加。用于实现性能方面的高图像质量和高功能性的技术发展持续。另一方面，不但视频相机或便携式相机，而且移动电话、个人数字助理PDA、膝上型计算机等普及。随着该普及，为了易于便携，变得需要使得固态成像器件及其各部分更小、更轻、更薄，并且为了广泛使用，使得固态成像器件及其各部分的成本更低。0003通常，固态成像器件例如，MOS型固态成像器件具有这样的芯片，其中在硅基底上形成光电转换单元或放大器电路以及多层布线层，并且在多层布线层上形成片上微镜头或滤色器。此外，配置固态成像器件具有芯片中的端子。然后，安装有用于处理输出图像的信号处理电路。
7、的芯片连接到固态成像器件。0004安装有用于处理输出图像的信号处理电路的芯片连接到固态成像器件。由于固态成像器件是多功能的，所以由信号处理电路执行的处理也趋于增加。0005为了获得多个这些功能并且使得多个芯片更小，采用了各种技术。例如，通过使用硅封装SIP在一个封装中输入多个芯片，执行小型化。在此情况下，存在可以通过组合现有芯片实现小型化的优点；然而，因为芯片之间用于连接的传输距离长，并且快速连接困难，所以存在难以实现快速操作的问题。0006另一方面，存在通过将多个芯片相互连接以结合在一起使得快速传输可能的努力参照PTL1。0007引用列表0008专利文献0009PTL1日本未审专利申请公开N。
8、O2010245506发明内容0010技术问题0011然而，在包括上述光接收元件的半导体器件中，可能由于光的泄露出现噪声。0012希望提供一种半导体器件和电子设备，其能够抑制由于光的泄露而出现噪声。0013对于问题的解决方案0014本发明提供一种半导体器件，包括光接收元件；用于信号处理的有源元件；以及光遮挡结构，其在所述光接收元件和所述有源元件之间以覆盖所述有源元件，并且由布线形成。0015此外，本技术的电子设备包括半导体器件和处理所述半导体器件的输出信号的信号处理电路。说明书CN104081527A2/12页40016根据本技术的半导体器件可以通过包括在所述光接收元件和所述有源元件之间以覆盖。
9、所述有源元件并且由布线形成的光遮挡结构，抑制由于泄露到光接收元件的光导致的噪声的出现。0017此外，可能通过使用所述半导体器件配置具有高可靠性的电子设备。0018本发明的有益效果0019根据本技术，提供一种半导体器件和电子设备，其能够抑制由于光的泄露而出现噪声。附图说明0020图1是示出第一实施例的半导体器件的配置的平面图。0021图2A和2B是示出第一实施例的半导体器件的结构的示意图。0022图3是示出第一实施例的半导体器件的配置的截面图。0023图4A和4B是示出电路块的平面布置的视图。图4C是示出连接到电路块的晶体管的布线的布置的视图。0024图5是示出光遮挡目标区域和缓冲区之间的位置关。
10、系的视图。0025图6A是配置光遮挡结构的布线层的横截面结构。图6B是配置光遮挡结构的布线层的平面结构。0026图7是示出第二实施例的半导体器件的结构的示意图。0027图8是示出电子设备的配置的视图。具体实施方式0028下文中，将描述以最佳模式执行本技术的示例，然而，本技术不限于以下示例。0029按以下顺序执行描述。00301半导体器件的概述00312半导体器件的第一实施例00323半导体器件的第二实施例00334半导体器件的修改示例00345电子设备00350036下文中，将使用固态成像器件的示例描述半导体器件的概述。0037通常，采用各种技术以获得多种功能，并且使得固态成像器件中的多个元件。
11、小。例如，开始了通过将多个基底相互连接以结合在一起，以使得快速传输可能的努力。然而，在此情况下，在近距离形成转换元件部分和外围电路部分，使得图像传感器的特性问题出现。0038因为光电转换元件将非常小的载流子电子处理为信号，所以来自周围电路的热或电磁场的影响可能混合地侵入为噪声。此外，存在在外围电路中配置的晶体管或二极管处出现的非常小热载流子发射泄露到光点转换元件对图像传感器特性具有大的影响的问题。0039热载流子发射是由在源极和漏极之间加速的载流子碰撞和电离时出现的空穴和电子的生成复合或两者之一的状态跃迁导致的发发射。甚至没有任何特性问题的晶体管也说明书CN104081527A3/12页5具有。
12、非常少量但是恒定的发光射。发光射在所有方向扩散。因此，当位于远离晶体管时影响变得非常小，但是当光电转换元件和电路相互非常近放置时，光发射没有扩散那么多，并且相当大量的光子入射到光电转换元件中。0040以此方式，当光电转换元件和有源元件相互接近，并且热载流子发射没有足够扩散时，由晶体管部署密度和外围电路的有源比率之间的差别导致的热载流子发射的分布的出现反应在作为二维信息的固态成像器件的图像上。0041为此，需要具有用于光遮挡以将热载流子发射到光电转换元件的入射量抑制到检测极限之下的配置。0042此外，在晶体管或二极管处出现的非常少量的热载流子发射不但对于上述固态成像器件的光电转换元件，而且对于例。
13、如包括高灵敏度模拟元件的半导体器件具有相同大影响。0043也就是说，在包括高灵敏度模拟元件的半导体器件中，高灵敏度模拟元件最终变为对于热载流子发射的光接收元件。然后，来自热载流子发射的光泄露到高灵敏度模拟元件中，并且从而在高灵敏度模拟元件中出现噪声。为此，这对于半导体器件的特性具有影响。例如，因为在像闪速存储器的器件中高密度和多层级正在发展，所以存在当噪声从外部混合地侵入时保持的值改变的可能性。0044因此，在包括高灵敏度模拟元件的半导体器件中，需要具有用于光遮挡以将热载流子发射到光接收元件高灵敏度模拟元件的入射量抑制到检测极限之下的配置。0045如上所述，在光接收元件和外围电路单元配置在近距。
14、离的半导体器件中需要用于遮挡热载流子发射的配置。这里，近距离是诸如热载流子发射等来自有源元件的光在没有足够衰减的情况下，以对于光电转换元件或高灵敏度模拟元件的信号产生影响的强度入射在光接收元件上的距离。0046因此，在其中包括具有光接收元件的光接收元件单元和光接收元件单元的外围电路单元，并且光接收元件单元的外围电路单元配置在近距离的结构中，在光接收元件单元和外围电路单元之间的区域中形成光遮挡结构。光遮挡结构组合两个或多个布线层，并且将布线重叠在平面位置中的不同布线层上，从而避免光泄露。0047然而，当在光接收元件单元和外围电路单元之间的整个区域中重叠布线层时，布线部署的灵活性显著降低，使得其无。
15、效。例如，当为外围电路单元中的多个电路块供电时提供电力线，同时在途中分支和交叉。在其中形成光遮挡结构的部分，难以在分支点和交叉点处重叠布线。0048因此，在外围电路单元中提供的多个有源元件组分为一些电路块。然后，每个电路块定义为光遮挡目标区域，并且各电路块之间的区域定义为光遮挡非目标区域。0049为了通过仅将光遮挡目标区域设置为光遮挡目标，自由地执行光遮挡非目标区域中各电路块之间的连接，提供一种结合光遮挡性能和电路灵活性的结构。00500051固态成像器件的示意性配置0052图1示出应用于作为实施例的半导体器件的示例的固态成像器件的MOS型固态成像器件的示意性配置。本示例的固态成像器件1配置为。
16、具有像素区域所谓像素阵列3和外围电路单元，在像素区域3中在未图示的半导体基底例如，硅基底上以二维阵列形状说明书CN104081527A4/12页6规律地排列包括多个光电转换单元的像素2。像素2由光电转换单元例如，光电二极管和多个像素晶体管所谓MOS晶体管构成。可以使用三个晶体管诸如转移晶体管、重置晶体管和放大晶体管配置多个像素晶体管。此外，还可以通过添加选择晶体管使用四个晶体管配置多个像素晶体管。因为单元像素的等价电路与通常相同，所以省略其详细描述。像素2可以配置为一个单元像素。此外，像素2还可以共享像素结构。共享的像素结构是多个光电二极管共享配置转移晶体管和不同于转移晶体管的另一晶体管的浮置。
17、扩散的结构。0053外围电路单元配置为具有垂直驱动电路4、列信号处理电路5、水平驱动电路6、输出电路7、控制电路8等。0054控制电路8接收输入时钟和指示操作模式等的数据，并且输出诸如固态成像器件的内部信息等的数据。也就是说，控制电路8生成时钟信号或者作为基于垂直同步信号、水平同步信号和主时钟的垂直驱动电路4、列信号处理电路5、水平驱动电路6等的操作的基准的控制信号。然后，这些信号输入到垂直驱动电路4、列信号处理电路5、水平驱动电路6等0055垂直驱动电路4从例如移位寄存器配置，选择像素驱动布线，提供用于驱动像素的脉冲到选择的像素驱动布线，并且逐行驱动像素。也就是说，垂直驱动电路4顺序执行在垂。
18、直方向上逐行对像素区域3的每个像素2执行选择扫描，并且基于根据在例如作为每个像素2的光电转换单元的光电二极管中接收的光量生成的信号电荷，通过垂直信号线9提供像素信号到列信号处理电路5。0056列信号处理电路5布置在例如像素2的每列中，并且对从对应于一行的像素2输出的信号执行诸如每个像素列中的噪声移除等的信号处理。也就是说，列信号处理电路5执行用于移除像素2的独特固定模式噪声的CDS、以及诸如信号放大、AD转换等的信号处理。在列信号处理电路5的输出端子，提供水平选择开关未示出以连接在输出端子和水平信号线10之间。0057水平驱动电路6由例如移位寄存器配置，并且顺序选择每个列信号处理电路5，并且通。
19、过顺序输出水平扫描脉冲将来自每个列信号处理电路5的像素信号输出到水平信号线10。0058输出电路7对通过水平信号线10从每个列信号处理电路5连续提供的信号执行信号处理，并且输出该信号。例如，在一些情况下，仅执行缓冲，或者执行黑电平调整、列变化校正、各种数字信号处理等。输入和输出端子12发送信号到外部或从外部接收信号。0059接下来，将描述根据实施例的MOS型固态成像器件的结构。图2A和2B是示出根据实施例的MOS型固态成像器件的结构的示意性配置视图。0060实施例的MOS型固态成像器件21将像素区域23安放在第一半导体芯片单元22上，如图2A所示，并且将控制电路24和包括信号处理电路的逻辑电路。
20、25安放在第二半导体芯片单元26上。MOS型固态成像器件21通过将第一半导体芯片单元22和第二半导体芯片单元26相互电连接，配置为一个半导体芯片。0061此外，在实施例中的MOS型固态成像器件27中，如图2B所示，第一半导体芯片单元22安放有像素区域23和控制电路24，并且第二半导体芯片单元26安放有包括用于信号处理的信号处理电路的逻辑电路25。第一半导体芯片单元22和第二半导体芯片单元26说明书CN104081527A5/12页7相互电连接，并且由此MOS型固态成像器件27配置为一个半导体芯片。0062尽管没有进一步图示，在其他实施例中的MOS型固态成像器件在第一半导体芯片单元22上安放像素。
21、区域23和作为控制电路单元的一部分的适于像素区域的控制的控制电路单元。此外，在第二半导体芯片单元26上安放逻辑电路25和作为控制电路单元的另一部分的适于逻辑电路的控制的控制电路单元。通过将第一半导体芯片单元22和第二半导体芯片单元26相互电连接，MOS型固态成像器件27配置为一个半导体芯片。0063根据上述实施例的MOS型固态成像器件具有这样的结构，其中不同类型的半导体芯片堆叠，并且具有在要稍后描述的配置中的特性。0064固态成像器件的横截面配置0065图3输出实施例特别地，MOS型固态成像器件的第一实施例的固态成像器件。实施例的MOS型固态成像器件是后表面照射型固态成像器件。图2A的配置应用。
22、于实施例的MOS型固态成像器件；然而，也可以应用图2B或其中控制电路分为第一半导体芯片单元和第二半导体芯片单元并且安放的配置的另一配置。0066通过将第一半导体芯片单元31和第二半导体芯片单元41相互结合，配置根据第一实施例的固态成像器件。在第一半导体芯片单元31中，形成像素阵列，其中从作为光电转换单元的诸如光电二极管PD的光接收元件34和多个像素晶体管构成的像素二维地排列。0067形成光接收元件34，以具有在第一半导体基底32上形成的势阱中的N型半导体区域，以及在基底的表面侧的P型半导体区域。在配置像素的第一半导体基底32上，通过栅极电极和与栅极电极配对的源极/漏极区域形成像素晶体管，通过未。
23、图示的栅极绝缘膜形成栅极电极。0068在第一半导体基底32的表面侧，形成多层布线层33，其上通过层间绝缘膜布置多层布线。由铜形成布线。在像素晶体管和控制电路的MOS晶体管中，通过穿过布线层的连接导体，不同布线层的布线在要求的位置相互连接。0069在第一半导体基底32的后表面，例如形成防反射膜、遮挡要求的区域的光遮挡膜、以及提供在对应于每个光电二极管PD的位置的诸如滤色器、片上微镜头等的光学部件。0070另一方面，在第二半导体芯片单元41中形成固态成像器件的控制电路和包括用于信号处理的信号处理电路的逻辑电路。控制电路和逻辑电路例如从在第二半导体基底42的P型半导体势阱中形成的多个MOS晶体管44。
24、构成。形成多个MOS晶体管44以具有未图示的一对N型源极/漏极区域，以及通过栅极绝缘膜形成的栅极电极。0071在第二半导体基底42上，在第二半导体基底42上形成包括多个布线层的多层布线层43，其上布置布线通过层间绝缘膜。在图3中，示出两层布线的第一布线45和第二布线46作为在多个布线层上形成的布线中的代表。0072在实施例的半导体器件中，布置第一半导体芯片单元31的多层布线层33、第二半导体芯片单元41的多层布线层43，或者光遮挡结构，以便通过在其两侧重叠布线执行覆盖而没有间隙。此时，不形成光遮挡结构以便覆盖所有像素区域和所有逻辑电路区域，而是配置光遮挡结构，其中仅仅有源元件组47设为光遮挡目。
25、标。0073在此，在第二半导体芯片单元41中，其中形成诸如MOS晶体管44等的有源元件的说明书CN104081527A6/12页8区域设为有源元件组47。在第二半导体芯片单元41中，通过组合诸如多个NMOS晶体管、PMOS晶体管等的有源元件，配置用于实现一个功能的电路。每个有源元件布置在到开关信号近距离。以此方式，布置在近距离以实现一个功能的多个有源元件设为有源元件组47。然后，其中形成有源元件组的区域设为电路块。在第二半导体芯片单元41中形成的有源元件除了上述MOS晶体管44外包括在半导体器件中形成的用于保护的二极管等。0074其中形成有源元件组47的电路块定义为光遮挡目标区域48。此外，有。
26、源元件组47之间的区域定义为光遮挡非目标区域49。然后，在第二半导体芯片单元41的多层布线层43中，在有源元件组47上由第一布线45和不同于第一布线45的布线层上形成的第二布线46形成光遮挡结构40。配置光遮挡结构，其可以通过布置第一布线45和第二布线46在平面位置上相互重叠到特定程度，避免光的衍射的影响，并且抑制光以便不从底部入射。0075光遮挡目标区域0076接下来，将描述其中形成有源元件组的区域中定义的光遮挡目标区域。图4A和4B是示出电路块的平面布置的示意性配置视图。图4C是示出连接到电路块的晶体管的布线布置的视图。0077如图4A和4B所示，其中形成有源元件组的基底51上的区域设为第。
27、一电路块52、第二电路块53和第三电路块54。然后，在图4A中，第一电路块52、第二电路块53和第三电路块54的所有区域指示为光遮挡目标区域55。此外，在图4B中，第一电路块52、第二电路块53和第三电路块54分别独立地指示为光遮挡目标区域56、57和58。0078如图4C所示，当设置其中形成多个晶体管61等为光遮挡目标区域62的有源元件组时，诸如布线63和布线64的布线在光遮挡目标区域中平行排列。因此，需要提供布线63和布线64的分支点65和交叉点66，布线63和布线64连接到每个晶体管61并且配置除了光遮挡目标区域62外的区域中的光遮挡结构。此外，需要执行除了光遮挡目标区域62外的区域中的。
28、各块之间的布线连接。0079为此，如图4A所示，即使当设置多个电路块为光遮挡目标区域55时，也导致第一到第三电路块52和53中与各布线连接的干扰或者布线的分支或交叉。因为在光遮挡目标区域55中配置其中组合多个布线层的光遮挡结构，所以限制了布线层的灵活性。0080然后，如图4B所示，其中形成有源元件组的电路块分为第一电路块52、第二电路块53和第三电路块54，并且这些电路块设为光遮挡目标区域56、57和58。然后，除了光遮挡目标区域56、57和58外的区域设为光遮挡非目标区域59。0081以此方式，光遮挡目标区域分为有源元件组的电路块，并且形成由布线形成的光遮挡结构以覆盖每个电路块。然后，各电路。
29、块之间的每个空间设为光遮挡非目标区域。以此方式，限制其中布线平行排列以配置光遮挡结构的区域，并且在各电路块之间提供其中执行布线的分支和交叉的光遮挡非目标区域，并且从而可能改进布线的灵活性。0082此外，在光遮挡目标区域中，除了铺设有作为热载流子发射的发光源的有源元件的有源元件组的区域外，在有源元件组的外围提供作为光遮挡目标区域的缓冲区。通过在有源元件组的外围提供缓冲区，可能避免光从发光源倾斜地发射。0083图5示出光遮挡目标区域和缓冲区之间的位置关系。0084如图5所示，其中形成有源元件组71的区域和有源元件组71的外围中的缓冲区77设为光遮挡目标区域75，并且各光遮挡目标区域75之间的空间设。
30、为光遮挡非目标区域说明书CN104081527A7/12页976。然后，在光遮挡目标区域75上，形成由布线形成的光遮挡结构72。0085从有源元件组71到光遮挡结构的长度设为层间距离73。此外，从有源元件组71的末端到由布线形成的光遮挡结构的末端的长度设为缓冲区宽度74。例如，层间距离73可以设为从热载流子发射的发光源到配置光遮挡结构的布线层的底部末端的长度。此外，缓冲区宽度74可以设为从有源元件组中最外面的热载流子发射的发光源到配置光遮挡结构的布线的末端的长度。0086此时，配置光遮挡结构72，使得缓冲区宽度74大于层间距离73。在该配置的情况下，可能遮挡作为点光源出现的热载流子发射的倾斜光。
31、分量。0087缓冲区77的宽度的适当值依赖于光遮挡结构72和有源元件组71之间的距离改变，当在远离晶体管的布线层上配置光遮挡结构时，需要以大的方式提供缓冲区77，以便有效地遮挡从有源元件倾斜发射的光。另一方面，当在不高侧LOWRISESIDE使用布线层配置光遮挡结构时，即使没有以大的方式提供缓冲区77，也可能避免从有源元件出现热载流子发射。因此，通过在接近有源元件组71的不高侧的布线层上提供光遮挡结构，改进布线的设计灵活性。0088由布线形成的光遮挡结构0089接下来，将描述由布线形成并且在光遮挡目标区域中形成的光遮挡结构。0090在图6A和6B中示出由布线形成的光遮挡结构的配置示例。图6A是。
32、示出布线层的横截面结构的视图，并且图6B是示出布线层的平面结构的视图。0091通过至少两层布线80A和80B，配置光遮挡结构。0092在光遮挡结构中，下层布线80A和上层布线80B的至少两层之间的层压间隙设为布线间距离81。以类似方式，平面方向上下层布线80A和上层布线80B之间的重叠的长度设为重叠量82。下层布线80A之间的间隙设为开口宽度83。0093重叠量82通过布线间距离81和开口宽度83确定。热载流子发射作为点光源出现，使得需要甚至遮挡倾斜方向发射的光。因此，通过使得重叠量82至少大于布线间距离81，改进来自倾斜方向的热载流子发射的光遮挡特性。0094该组合是示例，并且不限制配置。例。
33、如，可以通过组合三层或更多的布线层配置光遮挡结构，如在上述配置中。此外，布线层相互重叠的位置和重叠量不限于上述配置，但是可以以任何配置实现。00950096接下来，将描述第二实施例的半导体器件的配置。0097在第二实施例中，作为光接收元件，将描述其中形成高灵敏度模拟元件的半导体器件。在第二实施例中，可能应用与上述第一实施例中半导体器件的相同配置，除了光接收元件的配置。0098第二实施例的半导体器件的结构具有相同配置，除了作为光电转换单元的光电二极管PD设为指示为在上述第一实施例中的半导体器件的示例的固态成像器件中的高灵敏度模拟元件。0099图7示出第二实施例的半导体器件的配置。图7是对应于在上。
34、述第一实施例的半导体器件的描述中的图2A示出的配置的图。0100图7中示出的半导体器件100通过第一半导体芯片单元101和第二半导体芯片单说明书CN104081527A8/12页10元103相互的电连接配置。在第一半导体芯片单元101中安放高灵敏度模拟元件102。在第二半导体芯片单元103中安放高灵敏度模拟元件的控制电路105和包括用于信号处理的信号处理电路的逻辑电路104。0101在具有上述配置的半导体器件中，高灵敏度模拟元件102、控制电路105和逻辑电路104配置为布置在近距离。为此，从有源元件组出现的热载流子发射入射到在第一半导体芯片单元101中形成的高灵敏度模拟元件102。也就是说，。
35、相对于热载流子发射，高灵敏度模拟元件接收对应于光接收元件的影响。0102在具有这样的配置的半导体器件100中，由于到高灵敏度模拟元件102的热载流子发射的泄露而出现的噪声成为问题。0103因此，以与上述第一实施例相同的方式，配置控制电路105和逻辑电路104的有源元件组分为电路块的每个区域，并且每个区域定义为光遮挡目标区域或光遮挡非目标区域。然后，在光遮挡目标区域上的多层布线层上形成其中组合不同层的布线的光遮挡结构。光遮挡目标区域和由布线形成的光遮挡结构的定义可以配置为与上述第一实施例中相同。0104根据上述第二实施例的半导体器件，由布线形成的光遮挡结构在以近距离垂直布置的高灵敏度模拟元件10。
36、2和控制电路105以及逻辑电路104之间形成。在该配置的情况下，在第二半导体芯片单元103的控制电路105和逻辑电路104出现的热载流子发射在布线层中被遮挡。因此，可能抑制热载流子发射以便不入射到第一半导体芯片单元101的高灵敏度模拟元件。0105因此，抑制由热载流子发射的高灵敏度模拟元件的噪声的出现，并且可以配置具有极好可靠性的半导体器件。0106即使没有图示，第二实施例的半导体器件可以配置为像上述图2B中示出的配置在第一半导体芯片单元中安放高灵敏度模拟元件和控制电路。此外，第一半导体芯片单元可以配置为安放有高灵敏度模拟元件和作为控制电路的一部分的适于高灵敏度模拟元件的控制的控制电路单元。然。
37、后，第二半导体芯片单元可以配置为安放有逻辑电路和作为控制电路的其他部分的适于逻辑电路的控制的控制电路单元。01070108固态成像器件的配置示例表面照射型半导体器件0109在上述第一实施例中，将后表面照射型固态成像器件描述为半导体器件的示例；然而，本技术甚至可以应用于表面照射型半导体器件。0110即使未图示，例如，可以配置通过将第一半导体芯片单元和第二半导体芯片单元粘合在一起配置的固态成像器件。0111在第一半导体芯片单元中，在变薄的第一半导体基底上形成像素区域，其中从光电二极管PD和多个像素晶体管构成的像素安排有用作光入射侧的半导体基底的表面侧。然后，在半导体基底的表面上形成多层布线层、滤色。
38、器和片上微镜头，并且从而构成第一半导体芯片单元。0112通过在硅半导体基底上形成包括逻辑电路和用于信号处理的控制电路的外围电路单元，并且在半导体基底上形成多层布线层，构成第二半导体芯片单元。逻辑电路和控制电路配置为具有诸如MOS晶体管登的元件。0113然后，第二半导体基底通过多层布线层粘合到第一半导体基底的后侧，并且从而说明书CN104081527A109/12页11粘合第一半导体芯片单元和第二半导体芯片单元。第一半导体芯片单元和第二半导体芯片单元以与上述第一实施例相同的方式通过连接导体电连接。0114在这样的表面照射型固态成像器件中，在第二半导体芯片单元的多层布线层上形成由布线形成的光遮挡结。
39、构。例如，在第二半导体基底中形成的有源元件组分为电路块的每个区域，并且每个区域定义为光遮挡目标区域或光遮挡非目标区域。然后，形成由布线形成的光遮挡结构，以便覆盖光遮挡目标区域。0115在表面照射型固态成像器件中，光遮挡结构布置在以近距离垂直布置的光接收元件和外围电路单元的有源元件之间。在该配置的情况下，从外围电路单元出现的热载流子发射由第二半导体芯片单元的多层布线层的光遮挡结构遮挡，并且抑制以便不入射到第一半导体芯片单元的光接收元件。因此，减少像素区域中成像的热载流子发射，并且因此可能提供具有改进的图像质量的固态成像器件。0116在上述表面照射型固态成像器件的配置中，光接收元件用高灵敏度模拟元。
40、件替代，并且从而可能应用上述修改示例的半导体器件的配置到上述第二实施例中示出的半导体器件。01170118电子设备的配置示例0119接下来，将描述包括上述固态成像器件的电子设备的实施例。0120上述固态成像器件可以应用于包括相机系统诸如数字相机、摄像机等的电子设备、具有成像功能的移动电话、具有成像功能的其他设备、或者具有诸如闪速存储器等的高灵敏度模拟元件的半导体器件。图8示出当从固态成像器件构成的半导体器件应用于可以拍摄静态图像或运动图像的相机时的示意性配置作为电子设备的示例。0121示例的相机110包括固态成像器件111、将入射光引导到固态成像器件111的光接收传感器单元的光学系统112、提。
41、供在固态成像器件111和光学系统112之间的快门器件113、以及驱动固态成像器件111的驱动电路114。此外，相机110包括处理固态成像器件111的输出信号的信号处理电路115。0122可能应用上述每个实施例和修改示例中示出的半导体器件到固态成像器件111。光学系统光学镜头112允许来自被摄体的图像光入射光在固态成像器件111的成像表面未图示上成像。因此，在固态成像器件111中，在固定时间期间累积信号电荷。光学系统112可以配置为具有包括多个光学镜头的一组光学镜头。此外，快门器件113控制入射光到固态成像器件111的光遮挡时段和光照射时段。0123驱动电路114提供驱动信号到固态成像器件111。
42、和快门器件113。然后，通过提供的驱动信号，驱动电路114抑制固态成像器件111到信号处理电路115的信号输出操作和快门器件113的快门操作。也就是说，在示例中，通过从驱动电路114提供的驱动信号定时信号，执行从固态成像器件111到信号处理电路115的信号传输操作。0124信号处理电路115对从固态成像器件111传送的信号执行各种信号处理。然后，对其执行各种信号处理的信号视频信号存储在诸如存储器等的存储介质未图示中，或者输出到监视器未图示。0125根据像上述相机110等的电子设备，在固态成像器件111中，可能抑制由从诸如而激光等的有源元件到光接收元件的热载流子发射等的光泄露导致的噪声的出现。因。
43、此，可说明书CN104081527A1110/12页12能提供具有改进的图像质量的高质量电子设备。0126上述电子设备可以通过用包括高灵敏度模拟元件的半导体器件替代固态成像器件，并且根据需要在半导体器件中配置驱动电路或信号处理电路，配置相机和其他。0127此外，在每个上述实施例中，描述了其中光遮挡结构配置为具有两层布线层的示例；然而，在光遮挡结构中使用的布线层的数目可以是三层或更多。在此情况下，通过使得布线的重叠量大于布线层的布线间距离，可能配置光遮挡结构。此外，在每个上述实施例中，在其中形成逻辑电路的半导体芯片侧的布线层上配置光遮挡结构；然而，光遮挡结构可以在布线层的任何位置配置，如果布线层。
44、是在作为热载流子发射的光发射源的有源元件和光接收元件之间。0128本公开可以通过以下配置获得。01291一种半导体器件，包括光接收元件；用于信号处理的有源元件；以及光遮挡结构，其在所述光接收元件和所述有源元件之间以覆盖所述有源元件，并且由布线形成。01302如1所述的半导体器件，还包括第一基底，其上形成所述光接收元件；第二基底，其上形成所述有源元件；以及布线层，其具有由所述布线在所述第二基底上形成的所述光遮挡结构，其中，所述第二基底通过所述布线层结合到所述第一基底。01313如2所述的半导体器件，其中，在其中形成所述第二基底的有源元件的区域中定义光遮挡目标区域和光遮挡非目标区域，在所述光遮挡目。
45、标区域中配置所述光遮挡结构，并且在所述光遮挡非目标区域中提供配置所述光遮挡结构的所述布线的交叉部分。01324如3所述的半导体器件，其中，在其中形成所述第二基底的有源元件的区域中，其中提供多个有源元件的有源元件组分为电路块，所述电路块定义为所述光遮挡目标区域，并且电路块间定义为所述光遮挡非目标区域。01335如4所述的半导体器件，其中在所述有源元件组的外围提供具有比从所述有源元件组到所述光遮挡结构的距离更宽的宽度的缓冲区，并且在所述有源元件组和所述缓冲区上配置所述光遮挡结构。01346如1到5的任一所述的半导体器件，其中从平行排列的第一布线和第二布线构成所述光遮挡结构，在与所述第一布线不同的布。
46、线层上形成并且在其中所述第二布线的至少一部分在平面位置重叠所述第一布线的位置平行排列所述第二布线。01357如1到6的任一所述的半导体器件，其中所述光接收元件是光电转换元件。01368如1到6的任一所述的半导体器件，其中所述光接收元件是对于光噪声的高灵敏度模拟元件。01379一种电子设备，包括根据1到8的任一的半导体器件，以及信号处理电路，其处理所述半导体器件的输出信号。0138参考符号列表01391,111固态成像器件01402像素01413,23像素区域01424垂直驱动电路01435列信号处理电路说明书CN104081527A1211/12页1301446水平驱动电路01457输出电路0。
47、1468,24,105控制电路01479垂直信号线014810水平信号线014912输入和输出端子015021,27MOS型固态成像器件015122,31,101第一半导体芯片单元015225,104逻辑电路015326,41,103第二半导体芯片单元015432第一半导体基底015533,43多层布线层015634光接收元件015735光学元件015840,72光遮挡结构015944MOS晶体管016045第一布线016146第二布线016247,71有源元件组016348,55,56,62,75光遮挡目标区域016449,59,76光遮挡非目标区域016551基底016652第一电路块01。
48、6753第二电路块016854第三电路块016961晶体管017063,64,80A,80B布线017165分支点017266交叉点017373层间距离017474缓冲区宽度017577缓冲区017681布线间距离017782重叠量017883开口宽度0179100半导体器件0180102高灵敏度模拟元件0181110相机0182112光学系统说明书CN104081527A1312/12页140183113快门器件0184114驱动电路0185115信号处理电路说明书CN104081527A141/6页15图1说明书附图CN104081527A152/6页16图2图3说明书附图CN104081527A163/6页17图4说明书附图CN104081527A174/6页18图5图6说明书附图CN104081527A185/6页19图7说明书附图CN104081527A196/6页20图8说明书附图CN104081527A20。