《具可编程可抹除的单一多晶硅层非挥发性存储器.pdf》由会员分享，可在线阅读，更多相关《具可编程可抹除的单一多晶硅层非挥发性存储器.pdf（15页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN104157652A43申请公布日20141119CN104157652A21申请号201410012754922申请日2014011013/893,79420130514USH01L27/115200601H01L29/49200601H01L29/42320060171申请人力旺电子股份有限公司地址中国台湾新竹市72发明人陈纬仁徐徳训李文豪74专利代理机构北京市柳沈律师事务所11105代理人陈小雯54发明名称具可编程可抹除的单一多晶硅层非挥发性存储器57摘要本发明公开一种具可编程可抹除的单一多晶硅非挥发性存储器，其包括一基板结构；一浮动栅极晶体管，包括一浮动栅极、一栅极氧。
2、化层位于该浮动栅极下方、以及一沟道区域位于一N型阱区内；以及一抹除栅区域，包括一P型阱区与一N型源/漏区域，该N型源/漏区域连接至一抹除线电压，其中该浮动栅极向外延伸并相邻于该抹除栅区域；其中，该P型阱区与该N型阱区形成于该基板结构中，该栅极氧化层包括一第一部分位于该沟道区域上方，以及一第二部分位于该抹除栅区域上方，并且该栅极氧化层的该第一部分的厚度相异于该栅极氧化层的该第二部分的厚度。30优先权数据51INTCL权利要求书2页说明书7页附图5页19中华人民共和国国家知识产权局12发明专利申请权利要求书2页说明书7页附图5页10申请公布号CN104157652ACN104157652A1/2页。
3、21一种具可编程可抹除的单一多晶硅非挥发性存储器，包括基板结构；浮动栅极晶体管，包括浮动栅极、栅极氧化层位于该浮动栅极下方、以及沟道区域位于一N型阱区内；以及抹除栅区域，包括P型阱区与N型源/漏区域，该N型源/漏区域连接至一抹除线电压，其中该浮动栅极向外延伸并相邻于该抹除栅区域；其中，该P型阱区与该N型阱区形成于该基板结构中，该栅极氧化层包括第一部分位于该沟道区域上方，以及第二部分位于该抹除栅区域上方，并且该栅极氧化层的该第一部分的厚度相异于该栅极氧化层的该第二部分的厚度。2如权利要求1所述的具可编程可抹除的单一多晶硅非挥发性存储器，其中，该抹除栅区域还包括一第一N型区域位于该P型阱区以及该N。
4、型源/漏区域之间。3如权利要求2所述的具可编程可抹除的单一多晶硅非挥发性存储器，其中，该第一N型区域为一双扩散漏极掺杂区。4如权利要求2所述的具可编程可抹除的单一多晶硅非挥发性存储器，其中，该P型阱包括第一P型区域，形成于该基板结构的表面下方并且接触于该第一N型区域；多个第二P型区域；以及第三P型区域，形成于该第一P型区域的下方；其中，该些第二P型区域围绕住该第一P型区域与该第三P型区域。5如权利要求4所述的具可编程可抹除的单一多晶硅非挥发性存储器，其中，该第二P型区域的掺杂量大于等于该第一P型区域的掺杂量；且该第三P型区域的掺杂量大于等于该第一P型区域的掺杂量。6如权利要求4所述的具可编程可。
5、抹除的单一多晶硅非挥发性存储器，其中，该基板结构包括P型基板；以及深N型阱区，形成于该P形基板内，其中该深N型阱区接触于该N型阱区、该些第二P型区域、与该第三P型区域，并且该深N型阱区连接至一深N型阱区电压。7如权利要求4所述的具可编程可抹除的单一多晶硅非挥发性存储器，其中，该基板结构包括P型基板；第二N型区域，形成于该P型基板内；以及第四P型区域，形成于该第二N型区域上方，且该第四P型区域接触于该第二N型区域；其中，该第四P型区域还接触于该N型阱区、该些第二P型区域、与该第三P型区域。8如权利要求7所述的具可编程可抹除的单一多晶硅非挥发性存储器，其中，该第四P型区域的掺杂量大于等于该P型基板。
6、的掺杂量。9如权利要求7所述的具可编程可抹除的单一多晶硅非挥发性存储器，其中，该第四P型区域的掺杂量大于等于该第三P型区域的掺杂量，且该第四P型区域的掺杂量小于等于该第二P型区域的掺杂量。权利要求书CN104157652A2/2页310如权利要求1所述的具可编程可抹除的单一多晶硅非挥发性存储器，其中，该P型阱区包括第一P型区域，形成于该基板结构的表面下方并且接触于该N型源/漏区域；多个第二P型区域；以及第三P型区域，形成于该第一P型区域的下方；其中，该些第二P型区域围绕住该第一P型区域与该第三P型区域。11如权利要求10所述的具可编程可抹除的单一多晶硅非挥发性存储器，其中，该第二P型区域的掺杂。
7、量大于等于该第一P型区域的掺杂量；且该第三P型区域的掺杂量大于等于该第一P型区域的掺杂量。12如权利要求10所述的具可编程可抹除的单一多晶硅非挥发性存储器，其中，该基板结构包括P型基板；以及深N型阱区，形成于该P形基板内，其中该深N型阱区接触于该N型阱区、该些第二P型区域、与该第三P型区域。13如权利要求10所述的具可编程可抹除的单一多晶硅非挥发性存储器，其中，该基板结构包括P型基板；第二N型区域，形成于该P型基板内；以及第四P型区域，形成于该第二N型区域上方，且该第四P型区域接触于该第二N型区域；其中，该第四P型区域还接触于该N型阱区、该些第二P型区域、与该第三P型区域。14如权利要求13所。
8、述的具可编程可抹除的单一多晶硅非挥发性存储器，其中，该第四P型区域的掺杂量大于等于该P型基板的掺杂量。15如权利要求13所述的具可编程可抹除的单一多晶硅非挥发性存储器，其中，该第四P型区域的掺杂量大于等于该第三P型区域的掺杂量，且该第四P型区域的掺杂量小于等于该第二P型区域的掺杂量。16如权利要求1所述的具可编程可抹除的单一多晶硅非挥发性存储器，其中该栅极氧化层的该第一部分的厚度大于该栅极氧化层的该第二部分的厚度。权利要求书CN104157652A1/7页4具可编程可抹除的单一多晶硅层非挥发性存储器技术领域0001本发明是有关于一种非挥发性存储器NONVOLATILEMEMORY，且特别是有关。
9、于一种具可编程可抹除的单一多晶硅层非挥发性存储器。背景技术0002请参照图1，其所绘示为现有具可编程的双多晶硅层非挥发性存储器PROGRAMMABLEDUALPOLYNONVOLATILEMEMORY示意图。此具可编程的双多晶硅层的非挥发性存储器又称为浮动栅极晶体管FLOATINGGATETRANSISTOR。此非挥发性存储器包括堆迭且不相接触的二个栅极，上方为控制栅极CONTROLGATE12连接至控制线C、下方为浮动栅极FLOATINGGATE14。而在P型基板PSUBSTRATE中包括一N型源极掺杂区域NTYPESOURCEDOPEDREGION连接至源极线S以及一N型漏极掺杂区域NTY。
10、PEDRAINDOPEDREGION连接至漏极线D。0003举例来说，于编程状态PROGRAMMEDSTATE时，漏极线D提供一高电压例如16V、源极线S提供一接地电压GROUND、控制线C提供一控制电压例如25V。因此，当电子由源极线S经过N沟道NCHANNEL至漏极线D的过程，热载流子HOTCARRIER，例如热电子HOTELECTRON，会被控制栅极12上的控制电压所吸引并且注入INJECT浮动栅极14中。此时，浮动栅极14累积许多载流子CARRIER，因此可视为第一存储状态例如“0”。0004于未编程状态NOTPROGRAMMEDSTATE时，浮动栅极14中没有任何载流子CARRIER。
11、，因此可视为第二存储状态例如“1”。0005换句话说，于第一存储状态以及第二存储状态将造成浮动栅极晶体管的漏极电流ID与栅极源电压VGS的特性IDVGSCHARACTERISTIC变化。因此，根据漏极电流ID与栅极源电压VGS的特性IDVGSCHARACTERISTIC变化即可得知浮动栅极晶体管的存储状态。0006然而，双多晶硅层的非挥发性存储器由于需要分开制作浮动栅极14以及控制栅极12，因此需要较多的制作步骤才可完成，并且不相容于标准CMOS晶体管的制作工艺。0007美国专利US6678190揭露一种具可编程的单一多晶硅层非挥发性存储器。请参照图2A，其所绘示为现有具可编程的单一多晶硅层非。
12、挥发性存储器示意图；图2B所绘示为现有具可编程的单一多晶硅层非挥发性存储器的上视图；图2C所绘示为现有具可编程的单一多晶硅层非挥发性存储器的电路图。0008如图2A至图2C所示，现有具可编程的单一多晶硅层非挥发性存储器包括二个串接SERIALLYCONNECTED的PMOS晶体管。第一PMOS晶体管作为选择晶体管SELECTTRANSISTOR，其选择栅极SELECTGATE24连接至一选择栅极电压SELECTGATEVOLTAGE，VSG，第一P型源/漏区域PTYPESOURCE/DRAINREGION21连接至源极线电压SOURCELINEVOLTAGE，VSL。再者，第二P型源/漏区域2。
13、2可视为第一PMOS晶体管的P型漏极区域PTYPEDRAINREGION与第二PMOS晶体管的P型源极区域相互连接。第二说明书CN104157652A2/7页5PMOS晶体管上方包括一浮动栅极26，其第三P型源/漏区域23连接至位线电压BITLINEVOLTAGE，VBL。再者，该二PMOS晶体管制作于一N型阱区NWELL，NW其连接至一N型阱区电压NWELLVOLTAGE，VNW。其中，第二PMOS晶体管作为浮动栅极晶体管。0009再者，经由适当地控制选择栅极电压VSG、源极线电压VSL、位线电压VBL、以及N型阱区电压VNW即可以使现有具可编程的单一多晶硅层非挥发性存储器进入编程状态、或者。
14、读取状态。0010由于现有具可编程的单一多晶硅层非挥发性存储器中，2个PMOS晶体管各仅有一个栅极24、26，因此可完全相容于传统标准CMOS晶体管的制作工艺。0011然而，图1与图2A至2C的非挥发性存储器仅具备可编程的功能，其仅可利用电气特性将热载流子注入于浮动栅极中，并无法利用电气的特性来将浮动栅极中的存储载流子移除，仅可利用紫外光ULTRAVILOTELIGHT照射方式来清除于浮动栅极中的存储载流子，进而达成资料抹除的功能。因此，这类非挥发性存储器被称为具一次编程的存储器ONETIMEPROGRAMMINGMEMORY，简称OTPMEMORY。0012因此，如何改进上述具可编程的单一多。
15、晶硅层非挥发性存储器，并且达成具可编程可抹除的单一多晶硅层非挥发性存储器，也就是达成具多次编程的存储器MULTITIMESPROGRAMMINGMEMORY，简称MTPMEMORY即是本发明所欲达成的目的。发明内容0013本发明的目的在于提出一种具可编程可抹除的单一多晶硅层非挥发性存储器。针对现有非挥发性存储器进行改进达成具可编程可抹除的单一多晶硅层非挥发性存储器。0014为达上述目的，本发明有关于一种具可编程可抹除的单一多晶硅非挥发性存储器，包括一基板结构；一浮动栅极晶体管，包括一浮动栅极、一栅极氧化层位于该浮动栅极下方、以及一沟道区域位于一N型阱区内；以及一抹除栅区域，包括一P型阱区与一N。
16、型源/漏区域，该N型源/漏区域连接至一抹除线电压，其中该浮动栅极向外延伸并相邻于该抹除栅区域；其中，该P型阱区与该N型阱区形成于该基板结构中，该栅极氧化层包括一第一部分位于该沟道区域上方，以及一第二部分位于该抹除栅区域上方，并且该栅极氧化层的该第一部分的厚度相异于该栅极氧化层的该第二部分的厚度。0015为了对本发明的上述及其他方面有更佳的了解，下文特举较佳实施例，并配合所附图式，作详细说明如下附图说明0016图1为现有具可编程的双多晶硅层非挥发性存储器示意图。0017图2A图2C所绘示为现有具可编程的单一多晶硅层非挥发性存储器示意图。0018图3A图3D所绘示为本发明具可编程可抹除的单一多晶硅。
17、层非挥发性存储器的第一实施例。0019图4所示的基板结构包括一P型基板与一深N型阱区。0020图5所示的基板结构包括一第四P型区域、一N型位障层NBL与一P型基板。0021图6A图6B所绘示为另一种抹除栅区域的示意图。0022图7所示的基板结构包括一P型基板与一深N型阱区。说明书CN104157652A3/7页60023图8所示的基板结构包括一第四P型区域、一N型位障层NBL与一P型基板。0024图9所示为抹除状态时的二种偏压方法。0025符号说明002612控制栅极002714浮动栅极002821第一P型源/漏区域002922第二P型源/漏区域003023第三P型源/漏区域003124选择栅。
18、极003226浮动栅极003331第一P型源/漏区域003432第二P型源/漏区域003533第三P型源/漏区域003634选择栅极003735、65抹除栅区域003836浮动栅极0039362栅极氧化层0040362A第一部分0041362B第二部分004238、62N型源/漏区域004339隔离结构004464双扩散漏极掺杂区具体实施方式0045请参照图3A图3D，其所绘示为本发明具可编程可抹除的单一多晶硅层非挥发性存储器的第一实施例。其中，图3A为第一实施例的上视图；图3B为第一实施例的第一方向A1A2方向剖面图；图3C为第一实施例的第二方向B1B2方向剖面图；以及，第3D为第一实施例的。
19、等效电路图。再者，本发明的非挥发性存储器利用相容于逻辑CMOS制成的单一多晶程序SINGLEPLOYPROCESS来制造完成。0046由图3A与图3B可知，本发明第一实施例中包括二个串接的PMOS晶体管制作于一N型阱区NW。在N型阱区NW中包括三个P型源/漏区域31、32、33，在三个P型源/漏区域31、32、33之间的表面上方包括二个栅极氧化层342、362以及由多晶硅POLYSILICON所组成的栅极34、36。再者，位于N型阱区NW上方二个栅极34、36为P型漏极掺杂的多晶硅POLYSILICON栅极34、36。0047第一PMOS晶体管作为选择晶体管，其栅极34可称为选择栅极连接至一选。
20、择栅极电压VSG，第一P型源/漏区域31连接至源极线电压VSL。再者，第二P型源/漏区域32可视为第一PMOS晶体管的P型漏极区域与第二PMOS晶体管的P型源极区域相互连接。第二PMOS晶体管上方包括一栅极36可称为浮动栅极，其第三P型源/漏区域33连接至位线电压VBL。而N型阱区NW连接至一N型阱区电压VNW。其中，第二PMOS晶说明书CN104157652A4/7页7体管作为浮动栅极晶体管。0048由图3A与图3C可知，本发明第一实施例中还包括一个NMOS晶体管，或者可说包括一浮动栅极36、栅极氧化层362以及一个抹除栅区域ERASEGATEREGION35所组合而成的元件。而NMOS晶体。
21、管制作于一P型阱区PW中。换言之，抹除栅区域35包括P型阱区PW以及N型源/漏区域38。再者，位于P型阱区PW上方的浮动栅极36为一N型掺杂的多晶硅栅极；P型阱区PW也可以是P型掺杂的阱区，N型阱区NW也可以是N型掺杂的阱区。0049如图3A所示，浮动栅极36向外延伸并相邻于抹除栅区域35。因此，浮动栅极36可视为NMOS晶体管的栅极，而N型源/漏区域38可视为N型源极区域与N型漏极区域相互连接。再者，N型源/漏区域38连接至抹除线电压ERASELINEVOLTAGE，VEL。而P型阱区PW连接至一P型阱区电压VPW。再者，由图3C可知，浮动栅极36下方的栅极氧化层362包括二个部分362A、。
22、362B。栅极氧化层362的第一部分362A形成于浮动栅极晶体管第二PMOS晶体管上；栅极氧化层362的第二部分362B形成于NMOS晶体管上或者可说是形成于抹除栅区域35的上方。在本发明的实施例中，可以利用回蚀制作工艺ETCHINGBACKPROCESS来蚀刻并形成第二部分362B的栅极氧化层362，或是也可以利用热氧化或是沉积制作工艺来形成。因此，栅极氧化层362第一部分362A的厚度将大于栅极氧化层362第二部分362B的厚度。再者，抹除栅区域35与N型阱区NW之间形成隔离结构ISOLATINGSTRUCTURE39，此隔离结构39例如为浅沟槽隔离SHALLOWTRENCHISOLATI。
23、ON，STI。0050如图3D所示，抹除栅区域35实际上可以视为一穿透电容器TUNNELINGCAPACITOR用以退出EJECT存储在浮动栅极36中的载流子。0051再者，以下将详细的介绍运用于第一实施例的各种不同的基板结构以及P型阱区PW。请参照图4，基板结构包括一P型基板与一深N型阱区DNW。其中，深N型阱区DNW形成于P型基板中，并且深N型阱区DNW连接于深N型阱区电压VDNW。0052如图4所示，第一实施例的N型阱区NW与P型阱区PW形成于基板结构中的深N型阱区DNW内。再者，P型阱区PW个包括一个第一P型区域P1、二个第二P型区域P2、与一个第三P型区域P3。其中，第二P型区域P2。
24、的掺杂量大于等于第一P型区域P1的掺杂量；且第三P型区域P3的掺杂量大于等于第一P型区域P1的掺杂量。0053再者，第一P型区域P1形成于基板结构的表面下方并且接触于N型源/漏区域38。第三P型区域P3形成于第一P型区域P1的下方。而第一P型区域P1与第三P型区域P3被第二P型区域P2围绕住，且第二P型区域P2形成于二个隔离结构39下方。0054本发明的图4结构的第一优点在于，第一P型区域P1与N型源/漏区域38之间的接面击穿电压可以提高，使得本发明具可编程可抹除的单一多晶硅层非挥发性存储器的抹除效率将有效地被提升。另外，第二优点在于，二个第二P型区域P2能够改善高温环境下N型源/漏区域38与。
25、N型阱区NW之间的侧面击穿效应LATERALPUNCHTHROUGHEFFECT；第三P型区域P3能够改善高温环境下N型源/漏区域38与深N型阱区DNW之间的垂直击穿效应VERTICALPUNCHTHROUGHEFFECT。0055请参照图5，基板结构包括一第四P型区域P4、一N型位障层NTYPEBARRIER说明书CN104157652A5/7页8LAYER，NBL与一P型基板。而N型位障层即为一N型区域。其中，N型位障层NBL形成于P型基板中，并且第四P型区域P4位于N型位障层NBL上方并且接触于N型位障层NBL。0056如图5所示，第一实施例的N型阱区NW与P型阱区PW形成于基板结构中的。
26、第四P型区域P4内。再者，P型阱区PW个包括一个第一P型区域P1、二个第二P型区域P2、与一个第三P型区域P3。其中，第二P型区域P2的掺杂量大于等于第一P型区域P1的掺杂量；且第三P型区域P3的掺杂量大于等于第一P型区域P1的掺杂量。另外，第四P型区域P4的掺杂量等于P型基板的掺杂量。或者，第四P型区域P4的掺杂量大于等于第三P型区域P3的掺杂量；并且第四P型区域P4的掺杂量小于等于第二P型区域P2的掺杂量。0057再者，第一P型区域P1形成于基板结构的表面下方并且接触于N型源/漏区域38。第三P型区域P3形成于第一P型区域P1的下方。而第一P型区域P1与第三P型区域P3被第二P型区域P2围。
27、绕住，且第二P型区域P2形成于二个隔离结构39下方。0058本发明的图5结构的第一优点在于，第一P型区域P1与N型源/漏区域38之间的接面击穿电压可以提高，使得本发明具可编程可抹除的单一多晶硅层非挥发性存储器的抹除效率将有效地被提升。另外，第二优点在于，二个第二P型区域P2能够改善高温环境下N型源/漏区域38与N型阱区NW之间的侧面击穿效应LATERALPUNCHTHROUGHEFFECT；第三P型区域P3能够改善高温环境下N型源/漏区域38与N型位障层NBL之间的垂直击穿效应VERTICALPUNCHTHROUGHEFFECT。而第三优点在于，利用第四P型区域P4与P型阱区PW将N型阱区NW。
28、隔离，使N型阱区NW可独立的偏压操作，进而可以降低浮动栅极36与N型阱区NW之间的电压应力VOLTAGESTRESS。0059请参照图6A与图6B，其所绘示为另一种抹除栅区域的示意图。此抹除栅区域65可以取代第一实施例中的抹除栅区域35。而第一PMOS晶体管选择晶体管与第二PMOS晶体管浮动栅极晶体管的结构与图3B相同，不再赘述。0060相较于图3C的抹除栅区域35，图6A与图6B所绘示的抹除栅区域65包括一双扩散漏极DOUBLEDIFFUSEDDRAIN，DDD掺杂区64形成于N型掺杂区域62与P型阱区PW之间，而此双扩散漏极DDD掺杂区64也是一种N型区域。同理，为了具备较低的抹除线电压V。
29、EL，第二部分362B的栅极氧化层362的厚度小于第一部分362A的栅极氧化层362的厚度。0061图6B所绘示为具备第一PMOS晶体管、第二PMOS晶体管、以及抹除栅区域65的非挥发性存储器的等效电路。0062再者，以下将详细的介绍运用于图6A的实施例的各种不同的基板结构以及P型阱区PW。请参照图7，基板结构包括一P型基板与一深N型阱区DNW。其中，深N型阱区DNW形成于P型基板中，并且深N型阱区DNW连接于深N型阱区电压VDNW。0063如图7所示，N型阱区NW与P型阱区PW形成于基板结构中的深N型阱区DNW内。再者，P型阱区PW个包括一个第一P型区域P1、二个第二P型区域P2、与一个第三。
30、P型区域P3。其中，第二P型区域P2的掺杂量大于等于第一P型区域P1的掺杂量；且第三P型区域P3的掺杂量大于等于第一P型区域P1的掺杂量。第一P型区说明书CN104157652A6/7页9域P1的掺杂量等于小于双扩散漏极DDD掺杂区64的掺杂量。0064再者，第一P型区域P1形成于基板结构的表面下方并且接触于双扩散漏极DDD掺杂区64。第三P型区域P3形成于第一P型区域P1的下方。而第一P型区域P1与第三P型区域P3被第二P型区域P2围绕住，且第二P型区域P2形成于二个隔离结构39下方。0065本发明的图7结构的第一优点在于，第一P型区域P1与双扩散漏极DDD掺杂区64之间的接面击穿电压可以提。
31、高，使得本发明具可编程可抹除的单一多晶硅层非挥发性存储器的抹除效率将有效地被提升。另外，第二优点在于，二个第二P型区域P2能够改善高温环境下双扩散漏极DDD掺杂区64与N型阱区NW之间的侧面击穿效应；第三P型区域P3能够改善高温环境下双扩散漏极DDD掺杂区64与深N型阱区DNW之间的垂直击穿效应。0066请参照图8，基板结构包括一第四P型区域P4、一N型位障层NBL与一P型基板。而N型位障层即为一N型区域。其中，N型位障层NBL形成于P型基板中，并且第四P型区域P4位于N型位障层NBL上方并且接触于N型位障层NBL。0067如图8所示，N型阱区NW与P型阱区PW形成于基板结构中的第四P型区域P。
32、4内。再者，P型阱区PW个包括一个第一P型区域P1、二个第二P型区域P2、与一个第三P型区域P3。其中，第二P型区域P2的掺杂量大于等于第一P型区域P1的掺杂量；且第三P型区域P3的掺杂量大于等于第一P型区域P1的掺杂量。另外，第四P型区域P4的掺杂量等于P型基板的掺杂量。或者，第四P型区域P4的掺杂量大于等于第三P型区域P3的掺杂量；或者第四P型区域P4的掺杂量小于等于第二P型区域P2的掺杂量。0068再者，第一P型区域P1形成于基板结构的表面下方并且接触于双扩散漏极DDD掺杂区64。第三P型区域P3形成于第一P型区域P1的下方。而第一P型区域P1与第三P型区域P3被第二P型区域P2围绕住，。
33、且第二P型区域P2形成于二个隔离结构39下方。0069本发明的图8结构的第一优点在于，第一P型区域P1与双扩散漏极DDD掺杂区64之间的接面击穿电压可以提高，使得本发明具可编程可抹除的单一多晶硅层非挥发性存储器的抹除效率将有效地被提升。另外，第二优点在于，二个第二P型区域P2能够改善高温环境下双扩散漏极DDD掺杂区64与N型阱区NW之间的侧面击穿效应LATERALPUNCHTHROUGHEFFECT；第三P型区域P3能够改善高温环境下双扩散漏极DDD掺杂区64与深N型阱区DNW之间的垂直击穿效应VERTICALPUNCHTHROUGHEFFECT。而第三优点在于，利用第四P型区域P4与P型阱区。
34、PW将N型阱区NW隔离，使N型阱区NW得独立的偏压操作，进而可以降低浮动栅极36与N型阱区NW之间的电压应力。0070再者，当本发明的实施例建构于图4与图7中基板结构的深N型阱区DNW之中时，可以有多种的偏压方法用用于抹除状态。如图9所示，为其中二种偏压方法。当第一方法运用于抹除状态时，源极线电压VSL与位线电压VBL为0VVEE，N型阱区电压VNW与字元线电压VWL与深N型阱区电压VDNW为VEE，抹除线电压VELP型阱区电压VPW为VEE。其中，VEE为介于65V20V之间的正电压，VEE为介于65V20V之间的负电压。并且，第一方法以FOWLERNORDHIEMFN效应来退出热载流子。说。
35、明书CN104157652A7/7页100071当第二方法运用于抹除状态时，源极线电压VSL为浮接FLOATING，位线电压VBL为0V，N型阱区电压VNW与字元线电压VWL与深N型阱区电压VDNW为VEE，抹除线电压VELP型阱区电压VPW为VEE。其中，VEE为介于65V20V之间的正电压，VEE为介于65V20V之间的负电压。并且，第二方法以热空穴HOTHOLE，简称HH效应来退出热载流子。而HH效应可为带间热空穴BANDTOBANDHOEHOLE，简称BBHH效应，基板热空穴SUBSTRATEHOEHOLE，简称SHH效应，以及漏极击穿热空穴DRAINAVALANCHEHOEHOLE，。
36、简称DAHH效应。0072由以上的说明可知，本发明的单一多晶硅层非挥发性存储器能够有效地降低抹除线电压VEL。也就是说，本发明可以利用较低的抹除线电压VEL并且改变非挥发性存储器的存储状态。0073综上所述，虽然结合以上较佳实施例揭露了本发明，然而其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可作各种的更动与润饰。因此，本发明的保护范围应以附上的权利要求所界定的为准。说明书CN104157652A101/5页11图1图2A图2B图2C说明书附图CN104157652A112/5页12说明书附图CN104157652A123/5页13图4图5图6A说明书附图CN104157652A134/5页14图6B图7说明书附图CN104157652A145/5页15图8图9说明书附图CN104157652A15。