《一种幅频调制效用低的变容管控制电路及其实现方法.pdf》由会员分享，可在线阅读，更多相关《一种幅频调制效用低的变容管控制电路及其实现方法.pdf（8页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN104218893A43申请公布日20141217CN104218893A21申请号201410436398322申请日20140901H03B5/0420060171申请人长沙景嘉微电子股份有限公司地址410205湖南省长沙市岳麓区麓景路2号长沙生产力促进中心72发明人郭斌54发明名称一种幅频调制效用低的变容管控制电路及其实现方法57摘要本发明公开了一种幅频调制效应低的变容管控制电路及其实现方法，所述的变容管控制电路包括数控直流电压产生电路、固定容值电容和变容管；所述变容管控制电路工作特性包括第一通过控制数字输入信号D，变容管VAR_MOS工作在两种容值稳定区，实现最大容值。
2、和最小容值两种功能；第二通过固定容值电容C1耦合节点OUT的交流变化特性，保证变容管VAR_MOS两端交流特性相抵消，直流压差不变，实现其等效容值不随节点OUT电压变化而变化。本发明电路仅采用四个MOS管，一个固定容值电容和一个变容管实现，具有幅频调制效应低、实现难度低、抖动低等优点。51INTCL权利要求书1页说明书3页附图3页19中华人民共和国国家知识产权局12发明专利申请权利要求书1页说明书3页附图3页10申请公布号CN104218893ACN104218893A1/1页21一种幅频调制效应低的变容管控制电路及其实现方法，其特征在于它包括第一NMOS管（M1）、第一PMOS管（M2）、第。
3、二PMOS管（M3）、第三PMOS管（M4）、第一固定容值电容（C1）、第一变容管（VAR_MOS），其中第一NMOS管（M1）的栅极接偏置电压（VBIAS），漏极接第一PMOS管（M2）的漏极，源极和衬底接电源地（GND），第一PMOS管（M2）的栅极接第三PMOS管（M4）的漏极，漏极和栅极短接，源极接第二PMOS管（M3）的漏极，衬底接电源（VDD），第二PMOS管（M3）的源极和衬底接电源（VDD），栅极接第一PMOS管（M2）的源极，栅极和漏极短接，第三PMOS管（M4）的栅极接数字输入信号（D），漏极接第一PMOS管（M2）的漏极，源极和衬底接电源（VDD），第一固定容值电容（C1。
4、）下极板接第一PMOS管（M2）的漏极，上极板接输出节点（OUT），第一变容管（VAR_MOS）栅极接输出节点（OUT），源极和漏极接第一PMOS管（M2）的漏极。权利要求书CN104218893A1/3页3一种幅频调制效用低的变容管控制电路及其实现方法技术领域0001本发明主要涉及频率综合器设计领域，尤其指一种实现门阵列电容的变容管控制电路结构。背景技术0002随着无线通讯技术的日益发展，射频芯片工作的频率不断提高，频率范围不断扩大。因频率综合器具有输出频率范围宽、锁定时间短及良好的抗干扰性等优点，在无线通讯领域得到了广泛的应用。作为频率综合器的一个关键模块，DCO主要为频率综合器提供高频振。
5、荡信号源。根据控制信号不同，DCO可以产生较宽频率范围的高频信号，而这一关键特性主要是基于数控门阵列电容来实现的。传统门阵列电容的变容管控制电路请参阅图1。图1中变容管控制电路主要由四个MOS管和一个变容管构成，其中NMOS管M1的栅极接偏置电压VBIAS，漏极接PMOS管M2的漏极，源极和衬底接电源地GND，PMOS管M2的栅极接PMOS管M4的漏极，漏极和栅极短接，源极接PMOS管M3的漏极，衬底接电源VDD，PMOS管M3的源极和衬底接电源VDD，栅极接PMOS管M2的源极，栅极和漏极短接，PMOS管M4的栅极接数字输入信号D，漏极接PMOS管M2的漏极，源极和衬底接电源VDD，变容管V。
6、AR_MOS栅极接输出节点OUT，源极和漏极接PMOS管M2的漏极。传统的变容管控制电路存在很强的幅频调制效应AMTOFM。图2描述了传统的门阵列电容单元构成的DCO电路结构。当DCO正常工作时，OUT和OUTBAR输出周期性正弦信号，即变容管的栅极电压会进行周期性的变化；门阵列电容单元中的变容管的另一端漏端和源端电压由于受数字信号控制，输出为V10和VDD之间的某一个直流电压或VDD两个直流电压，变化幅度很小相对于栅端电压变化幅度。因此，变容管的控制电压VG_DS会随着DCO输出波形的变化而发生周期性的变化，导致变容管的等效容值也会发生周期性变化，即而发生幅度到频率的调制效应，引入相位噪声，。
7、降低了DCO的抖动性能。针对传统变容管控制电路结构存在的设计缺陷，设计人员提出采用固定容值电容耦合方法实现变容管两端交流特性相抵消，保证变容管两端压差基本不变图3所示。为了降低变容管工作过程中幅频调制效应引入的相位噪声，本发明在传统的结构上增加了一个固定容值的电容C1。具体电路描述如下NMOS管M1的栅极接偏置电压VBIAS，漏极接PMOS管M2的漏极，源极和衬底接电源地GND，PMOS管M2的栅极接PMOS管M4的漏极，漏极和栅极短接，源极接PMOS管M3的漏极，衬底接电源VDD，PMOS管M3的源极和衬底接电源VDD，栅极接PMOS管M2的源极，栅极和漏极短接，PMOS管M4的栅极接数字输。
8、入信号D，漏极接PMOS管M2的漏极，源极和衬底接电源VDD，固定容值电容C1下极板接PMOS管M2的漏极，上极板接输出节点OUT，变容管VAR_MOS栅极接输出节点OUT，源极和漏极接PMOS管M2的漏极。对于改进后的变容管控制电路，MOS管M1、M2、M3和M4为变容管VAR_MOS和固定容值电容C1提供不同的直流电压，固定容值电压C1为变容管VAR_MOS的漏极和源极提供与节说明书CN104218893A2/3页4点OUT一致的交流信号，保证了工作过程中变容管VAR_MOS的控制电压VG_DS不变，避免了幅频调制引入抖动恶化相位噪声的现象。对于图3给出的本发明变容管控制电路，当数字控制信。
9、号D为VDD时，其等效电路可以表示为图5。假设OUT节点的小信号幅度变化为VOUT，则变容管两端的电压差变化可以表示为其中REQREQ2REQ3/RO12REQ。当数字控制信号为0时，其等效电路可以表示为图6。此时变容管两端的电压差变化可以表示为综上可得，当C1为某一定值时，能够有效减小VG_DS的变化，即而减弱变容管容值的变化。发明内容0003本发明要解决的问题在于针对现有技术存在的问题，本发明提供一种幅频调制效应低的变容管控制电路结构，该控制电路实现的门阵列电容单元可以降低门阵列电容引入的相位噪声；本发明还要提供一种所述变容管控制电路的实现方法。为实现上述技术问题，本发明提出的解决方案为一。
10、种幅频调制效应低的变容管控制电路，其特征在于它包括第一NMOS管M1、第一PMOS管M2、第二PMOS管M3、第三PMOS管M4、第一固定容值电容C1、第一变容管VAR_MOS，其中第一NMOS管M1的栅极接偏置电压VBIAS，漏极接第一PMOS管M2的漏极，源极和衬底接电源地GND，第一PMOS管M2的栅极接第三PMOS管M4的漏极，漏极和栅极短接，源极接第二PMOS管M3的漏极，衬底接电源VDD，第二PMOS管M3的源极和衬底接电源VDD，栅极接第一PMOS管M2的源极，栅极和漏极短接，第三PMOS管M4的栅极接数字输入信号D，漏极接第一PMOS管M2的漏极，源极和衬底接电源VDD，第一固。
11、定容值电容C1下极板接第一PMOS管M2的漏极，上极板接输出节点OUT，第一变容管VAR_MOS栅极接输出节点OUT，源极和漏极接第一PMOS管M2的漏极。本发明仅采用四个NMOS管、一个固定容值电容和一个变容管实现，结构简单，具有低抖动的特性。附图说明0004图1是传统变容管控制电路的示意图；图2是传统变容管控制电路实现的DCO结构示意图；图3是本发明变容管控制电路示意图；图4是本发明变容管控制电路实现的DCO示意图；图5是本发明变容管控制电路实施例的示意图一；图6是本发明变容管控制电路实施例的示意图二；说明书CN104218893A3/3页5图中附图标记为D1DN数字控制信号；VDD电源；。
12、GND地；VBIASMOS管M1的偏置电压；M1NMOS管；M2、M3、M4PMOS管；OUT、OUTBAR输出端；REQ1REQ2/RO1D信号输入为VDD时，变容管漏源节点的等效阻抗；RO1D信号输入为0时，变容管漏源节点的等效阻抗；MN1、MN2、MP1和MP2负阻结构；L和C0LC谐振腔。具体实施方式0005以下将结合附图和具体实施例对本发明做进一步详细说明。请参阅图2，图2是本发明变容管控制电路的示意图。它包括第一NMOS管M1、第一PMOS管M2、第二PMOS管M3、第三PMOS管M4、第一固定容值电容C1、第一变容管VAR_MOS，其中第一NMOS管M1的栅极接偏置电压VBIAS。
13、，漏极接第一PMOS管M2的漏极，源极和衬底接电源地GND，第一PMOS管M2的栅极接第三PMOS管M4的漏极，漏极和栅极短接，源极接第二PMOS管M3的漏极，衬底接电源VDD，第二PMOS管M3的源极和衬底接电源VDD，栅极接第一PMOS管M2的源极，栅极和漏极短接，第三PMOS管M4的栅极接数字输入信号D，漏极接第一PMOS管M2的漏极，源极和衬底接电源VDD，第一固定容值电容C1下极板接第一PMOS管M2的漏极，上极板接输出节点OUT，第一变容管VAR_MOS栅极接输出节点OUT，源极和漏极接第一PMOS管M2的漏极。图2所示的变容管控制电路在实现时，通过控制数字输入信号D，直流电压产生。
14、电路为变容管的漏源端产生不同的直流电压，使得变容管工作在两个不同的容值饱和区。由于OUT节点电压会发生周期性变化，并通过电容C1耦合到变容管VAR_MOS的漏源端，即而使得变容管两端电压变化进行相抵消，保证变容管两端压差保证不变。本发明变容管控制电路的实施例一请参阅图5，当输入信号D为高电平时，直流电压产生电路为变容管的漏源端提供某一直流电压V10与VDD之间，变容管的两端电压差为VOUTV1，变容管工作在容值最大值的饱和区。电容C1耦合OUT节点的交流特性，使得变容管的两端压差基本不变，此时，变容管工作在容值最大区。本发明变容管控制电路的实施例二请参阅图6，当输入信号D为低电平时，直流电压产生电路为变容管的漏源端提供直流电压VDD，变容管的两端电压差为VOUTVDD，变容管工作在容值最小值的饱和区。电容C1耦合OUT节点的交流特性，使得变容管的两端压差基本不变，此时，变容管工作在容值最小区。以上各图直流电压产生电路既可以采用MOS管实现，也可以采用其他器件实现。以上各图所示的电路仅为示例，将器件简单地替换所引起的电路变化亦属于本发明的保护范围，本发明的保护范围应以权力要求书为准。说明书CN104218893A1/3页6图1图2说明书附图CN104218893A2/3页7图3图4说明书附图CN104218893A3/3页8图5图6说明书附图CN104218893A。