《一种闪存存储器的制造方法.pdf》由会员分享，可在线阅读，更多相关《一种闪存存储器的制造方法.pdf（11页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN104103592A43申请公布日20141015CN104103592A21申请号201310113415522申请日20130402H01L21/8247200601H01L21/2820060171申请人中芯国际集成电路制造（上海）有限公司地址201203上海市浦东新区张江路18号72发明人杨芸王成诚李绍彬仇圣棻74专利代理机构上海光华专利事务所31219代理人李仪萍54发明名称一种闪存存储器的制造方法57摘要本发明提供一种闪存存储器的制造方法，与现有技术纯湿法刻蚀硬掩膜形成的预填充制备浮栅的沟槽相比较，本发明形在两次湿法刻蚀第一硬掩膜之间增加了对隔离结构的湿法刻蚀以形。
2、成横截面为T型的沟槽，一方面由于该沟槽为T型轮廓，有利于增大后续预制备的浮栅及控制栅的接触面积，以提高栅耦合系数，从而提高闪存存储器的额定漏电流及擦除速度，另一方面，在两次湿法刻蚀第一硬掩膜之间增加对隔离结构的湿法刻蚀，降低该沟槽的深宽比，在后续填充制备浮栅时避免产生空洞缺陷，有利于提高后续填充沟槽形成浮栅的致密性，不仅可以提高闪存存储器的数据保存能力，还可以解决由于空洞缺陷造成的后续制备隧穿氧化层的不完整性，从而提高器件的可靠性。51INTCL权利要求书1页说明书6页附图3页19中华人民共和国国家知识产权局12发明专利申请权利要求书1页说明书6页附图3页10申请公布号CN104103592A。
3、CN104103592A1/1页21一种闪存存储器的制造方法，其特征在于，所述制造方法在形成隧穿氧化层及位于所述隧穿氧化层之上的浮栅之前至少包括1）提供一半导体衬底，通过隔离结构将所述半导体衬底隔离出有源区，其中，所述有源区上形成有包括第二硬掩膜及位于该第二硬掩膜之上的第一硬掩膜的双层硬掩膜，所述双层硬掩膜的表面与隔离结构的表面位于同一平面；2）对所述第一硬掩膜进行湿法刻蚀，直至距所述隔离结构表面第一深度处，形成暴露第一硬掩膜的具有第一宽度的沟槽；3）采用HF溶液对所述隔离结构进行湿法刻蚀，以形成具有第二宽度的沟槽，其中，所述第二宽度大于第一宽度；4）继续湿法刻蚀去除剩余的第一硬掩膜，直至暴露。
4、出所述第二硬掩膜，而后去除所述第二硬掩膜直至暴露出所述有源区，以在所述隔离结构之间形成横截面为T型的沟槽。2根据权利要求1所述的闪存存储器的制造方法，其特征在于第一深度与第一硬掩膜厚度的比值范围是0109。3根据权利要求1或2所述的闪存存储器的制造方法，其特征在于第一深度与第一硬掩膜厚度的比值范围是0306。4根据权利要求1所述的闪存存储器的制造方法，其特征在于第二宽度与第一宽度的比值范围是10515。5根据权利要求1或4所述的闪存存储器的制造方法，其特征在于第二宽度与第一宽度的比值范围是125145。6根据权利要求1所述的闪存存储器的制造方法，其特征在于第二宽度与第一宽度的差值范围是1020。
5、0埃。7根据权利要求1或6所述的闪存存储器的制造方法，其特征在于第二宽度与第一宽度的差值范围是15175埃。8根据权利要求1所述的闪存存储器的制造方法，其特征在于所述双层硬掩膜包括依次形成于有源区上的氧化硅及氮化硅，其中，氧化硅为第二硬掩膜，氮化硅为第一硬掩膜。9根据权利要求8所述的闪存存储器的制造方法，其特征在于所述步骤2）和步骤4）中对所述第一硬掩膜进行湿法刻蚀时采用H3PO4溶液。10根据权利要求8所述的闪存存储器的制造方法，其特征在于所述步骤4）中去除所述第二硬掩膜时采用HF溶液进行湿法刻蚀。11根据权利要求1所述的闪存存储器的制造方法，其特征在于所述隔离结构为浅沟槽隔离或绝缘介质隔离。
6、。12根据权利要求1所述的闪存存储器的制造方法，其特征在于所述半导体衬底材料为硅、硅锗、绝缘层上硅、绝缘层上硅锗或绝缘层上锗。权利要求书CN104103592A1/6页3一种闪存存储器的制造方法技术领域0001本发明属于半导体器件的制造领域，涉及一种闪存存储器的制造方法，该方法是基于浮栅自对准工艺进行的。背景技术0002闪存存储器（FLASHMEMORY，简称闪存）是一种发展很快的非挥发性半导体存储器，它是在EPROM和EEPROM的制造技术基础上发展起来的一种可编程擦除、非易失性存储元件，既具有半导体存储器读取速度快、存储容量大的优点，又克服了DRAM和SRAM那样切断电源便损失所存数据的缺。
7、陷，已成为业界研究的主流之一。闪存存储器自从1988年由英特尔率先推出之后，已被应用在数以千计的产品之中，包括移动电话、笔记本电脑、掌上电脑和U盘等移动设备、以及网络路由器和舱内录音机这样的工业产品中。研制低功耗、具有高可靠性和能够快速存储的闪存存储器单元是闪存技术发展的重要推动力。0003典型的闪存存储器主要是由浮栅（FLOATINGGATE）与控制栅（CONTROLGATE）所构成，控制栅设置于浮栅之上且二者之间以阻挡氧化层相隔，同时浮栅与衬底之间以隧穿氧化层（TUNNELOXIDE）相隔。0004目前市场上流行的闪存阵列主要以NOR（或非门）型阵列结构和NAND（与非门）型阵列结构为主流。
8、，其中，NOR闪存存储器（NORFLASH）在存储格式和读写方式上都与常用的内存相近，支持随机读写，具有较高的速度。0005现有技术制备浮栅中，首先对经过硬掩膜处理的衬底制备浅沟槽隔离以隔离出有源区，而后去除硬掩膜形成位于隔离结构间的沟槽，之后填充该沟槽以制备依次位于有源区上的隧穿氧化层及浮栅并进行平坦化处理。0006不过，随着集成电路技术的发展，不断地提升产品内部元件集成度的同时，要求闪存存储器单元的尺寸越来越小。在浮栅自对准工艺（SELFALIGNEDPOLY，SAP）中，由于现有的多晶硅填充能力存在局限性，造成现有的填充工艺在填充深宽比过高的沟槽以制备浮栅时容易产生空洞缺陷，这种空洞缺陷。
9、存在于浮栅的内部或边缘处，如图1所示，在现有技术中，刻蚀沟槽时只采用纯湿法刻蚀硬掩膜，而后续在填充制备多晶硅浮栅5时，在浮栅5中及多晶硅与隔离结构2边缘处形成有空洞缺陷51。空洞缺陷的存在，引致浮栅的损耗和隧穿氧化层的不完整的情况发生，同时造成浮栅数据保持的能力降低，引发闪存存储器的耐久性和可靠性方面的问题。0007因此，如何在小尺寸（013UM或者以下）条件下保证稳定的闪存存储功能（擦写速度）和高可靠性成为了闪存存储器技术发展的前沿。其中，浮栅是最重要的部分，研究浮栅的特性是研究这类闪存存储器的核心。同时，栅的耦合系数（GATECOUPLINGRATIO）研究或者说浮栅耦合电位的研究是最重要。
10、的环节，因为浮栅耦合电压决定了写入和擦除的能力和效率。0008在现有技术中，闪存存储器存储单元的浮栅和控制栅的接触面积受到一定局限，从而影响栅的耦合系数的增加，导致较低的存储单元的额定漏电流（DRIANCURRENT说明书CN104103592A2/6页4RATING）和较低的闪存存储器的擦除速度。发明内容0009鉴于以上所述现有技术的缺点，本发明的目的在于提供一种闪存存储器的制造方法，用于解决现有技术中闪存存储器存储单元的浮栅和控制栅的接触面积受到一定局限影响栅的耦合系数的增加从而导致较低的存储单元的额定漏电流和较低的闪存存储器的擦除速度的问题，以及填充深宽比过高的沟槽以制备浮栅时产生空洞缺。
11、陷降低闪存存储器的耐久性和可靠性方面的问题，为实现上述目的及其他相关目的，本发明提供一种闪存存储器的制造方法，所述制造方法在形成隧穿氧化层及位于所述隧穿氧化层之上的浮栅之前至少包括00101）提供一半导体衬底，通过隔离结构将所述半导体衬底隔离出有源区，其中，所述有源区上形成有包括第二硬掩膜及位于该第二硬掩膜之上的第一硬掩膜的双层硬掩膜，所述双层硬掩膜的表面与隔离结构的表面位于同一平面；00112）对所述第一硬掩膜进行湿法刻蚀，直至距所述隔离结构表面第一深度处，形成暴露第一硬掩膜的具有第一宽度的沟槽；00123）采用HF溶液对所述隔离结构进行湿法刻蚀，以形成具有第二宽度的沟槽，其中，所述第二宽度。
12、大于第一宽度；00134）继续湿法刻蚀去除剩余的第一硬掩膜，直至暴露出所述第二硬掩膜，而后去除所述第二硬掩膜直至暴露出所述有源区，以在所述隔离结构之间形成横截面为T型的沟槽。0014可选地，第一深度与第一硬掩膜厚度的比值范围是0109。0015可选地，第一深度与第一硬掩膜厚度的比值范围是0306。0016可选地，第二宽度与第一宽度的比值范围是10515。0017可选地，第二宽度与第一宽度的比值范围是125145。0018可选地，第二宽度与第一宽度的差值范围是10200埃。0019可选地，第二宽度与第一宽度的差值范围是15175埃。0020可选地，所述双层硬掩膜包括依次形成于有源区上的氧化硅及氮。
13、化硅，其中，氧化硅为第二硬掩膜，氮化硅为第一硬掩膜。0021可选地，所述步骤2）和步骤4）中对所述第一硬掩膜进行湿法刻蚀时采用H3PO4溶液。0022可选地，所述步骤4）中去除所述第二硬掩膜时采用HF溶液进行湿法刻蚀。0023可选地，所述隔离结构为浅沟槽隔离或绝缘介质隔离。0024可选地，所述半导体衬底材料为硅、硅锗、绝缘层上硅、绝缘层上硅锗或绝缘层上锗。0025如上所述，本发明的一种闪存存储器的制造方法，具有以下有益效果与现有技术简单的纯湿法刻蚀硬掩膜形成的预填充制备浮栅的沟槽相比较，本发明形成该沟槽时，分两次湿法刻蚀去除所述第一硬掩膜，并在两次湿法刻蚀第一硬掩膜之间增加了对隔离结构的湿法刻。
14、蚀，以保证形成横截面为T型的沟槽。一方面，由于该沟槽的轮廓为T型轮廓，有利于增大后续预制备的浮栅及控制栅的接触面积，以提高栅的耦合系数，进而提高闪存存说明书CN104103592A3/6页5储器的额定漏电流及擦除速度；另一方面，在两次湿法刻蚀第一硬掩膜之间增加对隔离结构的湿法刻蚀，降低了该沟槽的深宽比，在后续填充制备浮栅时避免产生空洞缺陷，有利于提高后续填充该沟槽形成浮栅的致密性，不仅可以提高闪存存储器的数据保存能力，还可以解决由于空洞缺陷造成的后续制备隧穿氧化层的不完整性，从而提高器件的可靠性。附图说明0026图1显示为现有技术制备浮栅时存在空洞缺陷情况的结构示意图。0027图2至图6显示为。
15、本发明的一种闪存存储器的制造方法在各步骤中的结构示意图。0028元件标号说明00291有源区00302隔离结构003131第一硬掩膜003232第二硬掩膜00334沟槽00345浮栅003551空洞缺陷0036D1第一宽度0037D2第二宽度0038H1第一深度0039H0第一硬掩膜厚度具体实施方式0040以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。0041请参阅图2至图6。需要说。
16、明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。0042随着集成电路技术的发展，不断地提升产品内部元件集成度的同时，要求闪存存储器单元的尺寸越来越小，导致各个存储单元间的距离也越来越短。在浮栅自对准工艺（SELFALIGNEDPOLY，SAP）中，由于现有的多晶硅填充能力存在局限性，造成现有的填充工艺制备深宽比过高的浮栅时容易产生空洞缺陷。空洞缺陷的存在，引致浮栅的损耗和隧穿氧化层的不完整的情况发生，同时造成浮栅。
17、数据保持的能力降低，引发闪存存储器单元的耐久性和可靠性方面的问题。另一方面，在现有技术中，闪存存储器存储单元的浮栅和控制栅的接触面积受到一定局限，从而影响栅的耦合系数的增加，导致较低的存储单元的额定漏电流和较低的闪存存储器的擦除速度。说明书CN104103592A4/6页60043有鉴于此，本发明提供了一种闪存存储器的制造方法，与现有技术简单的纯湿法刻蚀硬掩膜形成的预填充制备浮栅的沟槽相比较，本发明形成该沟槽时，分两次湿法刻蚀去除所述第一硬掩膜，并在两次湿法刻蚀第一硬掩膜之间增加了对隔离结构的湿法刻蚀，以保证形成横截面为T型的沟槽。一方面，由于该沟槽的轮廓为T型轮廓，有利于增大后续预制备的浮栅。
18、及控制栅的接触面积，以提高栅的耦合系数，进而提高闪存存储器的额定漏电流及擦除速度；另一方面，在两次湿法刻蚀第一硬掩膜之间增加对隔离结构的湿法刻蚀，降低了该沟槽的深宽比，在后续填充制备浮栅时避免产生空洞缺陷，有利于提高后续填充该沟槽形成浮栅的致密性，不仅可以提高闪存存储器的数据保存能力，还可以解决由于空洞缺陷造成的后续制备隧穿氧化层的不完整性，从而提高器件的可靠性。以下将详细阐述本发明的一种闪存存储器的制造方法的实施方式，使本领域技术人员不需要创造性劳动即可理解本发明的一种闪存存储器的制造方法。0044如图2至图6所示，本发明提供一种闪存存储器的制造方法，所述制造方法在形成隧穿氧化层及位于所述隧。
19、穿氧化层之上的浮栅之前至少包括0045首先执行步骤1），如图2所示，提供一半导体衬底，通过隔离结构2将所述半导体衬底隔离出有源区1，其中，所述有源区1上形成有包括第二硬掩膜32及位于该第二硬掩膜32之上的第一硬掩膜31的双层硬掩膜，所述双层硬掩膜的表面与隔离结构2的表面位于同一平面；所述半导体衬底的材料为硅、硅锗、绝缘层上硅SILICONONINSULATOR，SOI、绝缘层上硅锗SILICONGERMANIUMONINSULATOR，SGOI或绝缘层上锗GERMANIUMONINSULATOR，GOI，在本实施例中，所述半导体衬底为硅材料；所述双层硬掩膜包括依次形成于有源区1上的氧化硅及氮化。
20、硅，其中，氧化硅为第二硬掩膜32，氮化硅为第一硬掩膜31；所述隔离结构2为浅沟槽隔离或绝缘介质隔离，在本实施例中，所述隔离结构2为浅沟槽隔离，其材料至少包括氧化硅。0046需要指出的是，制备浅沟槽隔离2的具体步骤为在形成有所述双层硬掩膜的半导体衬底上刻蚀平行排列的隔离槽，而后对所述隔离槽通过氧化物填充以及平坦化处理以形成浅沟槽隔离，其中，所述浅沟槽隔离表面与所述半导体衬底上的双层硬掩膜表面在同一平面上。接着执行步骤2）。0047在步骤2）中，如图3所示，对所述第一硬掩膜31进行湿法刻蚀，直至距所述隔离结构2表面第一深度H1处，形成暴露第一硬掩膜31的具有第一宽度D1的沟槽4。其中，对所述第一硬。
21、掩膜31进行湿法刻蚀时采用H3PO4溶液；所述第一深度H1与第一硬掩膜厚度H0的比值范围是0109，优选的，第一深度H1与第一硬掩膜厚度H0的比值范围是0306，在本实施例中，H1H004。0048需要特别说明的是，现有技术中，闪存存储器存储单元的浮栅和控制栅的接触面积受到一定局限，从而影响栅的耦合系数的增加，导致较低的存储单元的额定漏电流和较低的闪存存储器的擦除速度；同时，当采用简单的纯湿法刻蚀硬掩膜形成该沟槽时，由于现有的多晶硅填充能力存在局限性，使用现有的填充工艺填充深宽比过高的沟槽制备浮栅时容易产生空洞缺陷。因此，本发明对第一硬掩膜进行两次湿法刻蚀中间，增加了对隔离结构2进行湿法刻蚀的。
22、步骤。本发明步骤2）中第一次采用湿法刻蚀第一硬掩膜31形成沟槽4时仍暴露第一硬掩膜31，亦即在后续对隔离结构2湿法刻蚀之前对第一硬掩膜31的湿法刻蚀中仍保留部分第一硬掩膜31，是为了保证后续进行对隔离结构2的湿法刻蚀及去除剩说明书CN104103592A5/6页7余第一硬掩膜31及第二硬掩膜32之后能够形成横截面为T型的沟槽4，从而保证该沟槽4的T型轮廓，一方面有利于增大后续预制备的浮栅（未图示）及控制栅（未图示）的接触面积，从而提高栅耦合系数，以提高闪存存储器的额定漏电流及擦除速度，另一方面改善后续填充该沟槽4形成浮栅的致密性。详见步骤3）。0049在步骤3）中，如图4所示，采用HF溶液对所。
23、述隔离结构2进行湿法刻蚀，以形成具有第二宽度D2的沟槽，其中，所述第二宽度大于第一宽度。其中，所述第二宽度D2与第一宽度D1的比值范围是10515，优选的，所述第二宽度D2与第一宽度D1的比值范围125145，在本实施例中，D2D113；通过控制HF溶液的腐蚀速率及腐蚀时间来控制去除隔离结构2的量进而控制第二宽度D2；在每一沟槽4中，所述HF溶液对隔离结构2在宽度方向的总蚀刻量的范围是10200埃，亦即第二宽度与第一宽度的差值范围是10200埃，优选的第二宽度与第一宽度的差值范围是15175埃，在本实施例中，第二宽度与第一宽度的差值（HF溶液对每一沟槽4的隔离结构2在宽度方向的总蚀刻量）范围是。
24、7590埃。0050需要说明的是，步骤3）中，由于采用HF溶液对隔离结构2进行刻蚀时，使沟槽4的开口宽度从第一宽度D1增加到第二宽度D2，同时，不可避免的使隔离结构2的总高度有所降低，从而在步骤3）形成的结构中，剩余的第一硬掩膜31表面与隔离结构2表面的距离略小于第一深度H1，又由于HF溶液只对隔离结构2进行刻蚀，而未对剩余的第一硬掩膜31进行刻蚀，所以降低了沟槽4的深宽比，从而，在后续填充该沟槽4制备浮栅时避免产生空洞缺陷，有利于提高后续填充该沟槽形成浮栅的致密性，不仅可以提高闪存存储器的数据保存能力，还可以解决由于空洞缺陷造成的后续制备隧穿氧化层的不完整性，从而提高器件的可靠性。0051需。
25、要进一步说明的是，由于步骤3）中不可避免的使隔离结构2的总高度有所降低，因此在前述步骤1）中所述第一硬掩膜31及隔离结构2的需具有足够的厚度，以避免由于隔离结构2在步骤3）中高度的降低使后续形成浮栅的高度有所降低，从而保证后续形成足够高度的浮栅结构。接着执行步骤4）。0052在步骤4）中，如图5所示，继续湿法刻蚀去除剩余的第一硬掩膜31，直至暴露出所述第二硬掩膜32；而后，如图6所示，去除所述第二硬掩膜32直至暴露出所述有源区1，以在所述隔离结构2之间形成横截面为T型的沟槽4，其中，对所述第一硬掩膜31（氮化硅）进行湿法刻蚀时采用H3PO4溶液，去除所述第二硬掩膜32（氧化硅）时采用HF溶液进。
26、行湿法刻蚀。0053需要说明的是，在形成暴露有源区1表面且横截面为T型沟槽4后，本领域技术人员可对所述沟槽4进行隧穿氧化层、浮栅的填充及相应的平坦化处理，而后实施位于浮栅上的介质层和控制栅的制备，其中，图6中位于沟槽4之间的部分隔离结构2在后续制作过程中被去除且同时用以填充介质层和控制栅，此处不再一一赘述。0054需要进一步说明的是，由于所述沟槽4的横截面为T型，相较于现有技术（如图1所示）中的预填充制备浮栅的沟槽轮廓而言，本发明的横截面为T型的沟槽4使后续预制备的浮栅和控制栅之间的接触面积增大，从而有利于提高栅的耦合系数，以提高闪存存储器的额定漏电流及擦除速度。0055综上所述，本发明的一种。
27、闪存存储器的制造方法，与现有技术简单的纯湿法刻蚀硬掩膜形成的预填充制备浮栅的沟槽相比较，本发明形成该沟槽时，分两次湿法刻蚀去除说明书CN104103592A6/6页8所述第一硬掩膜，并在两次湿法刻蚀第一硬掩膜之间增加了对隔离结构的湿法刻蚀，以保证形成横截面为T型的沟槽。一方面，由于该沟槽的轮廓为T型轮廓，有利于增大后续预制备的浮栅及控制栅的接触面积，以提高栅的耦合系数，进而提高闪存存储器的额定漏电流及擦除速度；另一方面，在两次湿法刻蚀第一硬掩膜之间增加对隔离结构的湿法刻蚀，降低了该沟槽的深宽比，在后续填充制备浮栅时避免产生空洞缺陷，有利于提高后续填充该沟槽形成浮栅的致密性，不仅可以提高闪存存储。
28、器的数据保存能力，还可以解决由于空洞缺陷造成的后续制备隧穿氧化层的不完整性，从而提高器件的可靠性。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。0056上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。说明书CN104103592A1/3页9图1图2说明书附图CN104103592A2/3页10图3图4说明书附图CN104103592A103/3页11图5图6说明书附图CN104103592A11。